一种多用户干扰消除方法及系统

    公开(公告)号:CN105530696B

    公开(公告)日:2020-07-31

    申请号:CN201510919804.6

    申请日:2015-12-11

    IPC分类号: H04W56/00 H04L7/00 H04J13/00

    摘要: 本发明公开了一种多用户干扰消除方法,该方法包括:根据设定参数,按照指定用户的相关参数,生成模拟信号,对模拟学习信号进行解调和恢复处理,单用户恢复信号;按照预设算法,对模拟学习信号以及单用户恢复信号进行计算,得到单用户恢复信号相对学习信号的延迟值;根据延迟值,得到指定用户的延迟计算结果;得到每个指定用户的延迟计算结果;将所有延迟计算结果中最大值作为计算基准值;根据基准值,调整多用户信号和单用户恢复信号在时延上对齐。通过本发明实施例中提供的方法自动实现估计恢复得到的每个用户信号与接收信号在时间上严格对齐,以实现能够兼容不同用户的可扩展的通用多用户干扰处理系统。

    高速并行BCH码译码方法及装置

    公开(公告)号:CN106549677B

    公开(公告)日:2019-10-25

    申请号:CN201610744515.1

    申请日:2016-08-28

    IPC分类号: H03M13/15 H03M13/29 H03M13/00

    摘要: 本发明公开了一种高速并行BCH码译码方法和装置,所述方法包括:将输入的数据根据实际处理速率需要转换成并行的BCH码字符号;按工作时钟计算伴随式系数,并行输出伴随式的计算结果;根据并行伴随式计算的结果采用改进欧几里得算法迭代计算输出错误位置多项式的各项系数;将每个码字比特对应的根带入错误位置多项式,将错误比特纠正后并行输出。基于本发明的技术方案,解决了传统译码方法资源占用较多、运算量大、计算效率较低的技术问题。

    一种高速DAC同步方法及电路

    公开(公告)号:CN106301378A

    公开(公告)日:2017-01-04

    申请号:CN201610654329.9

    申请日:2016-08-10

    IPC分类号: H03M1/66

    摘要: 本发明实施例公开了一种高速DAC同步方法及电路,该方法包括FPGA控制第一至第N高速DAC初始化,若确定存在至少一个高速DAC初始化失败,则复位第一至第N高速DAC;FPGA监测第一至第N高速DAC的同步状态,并在确定同步成功后,控制鉴相模块对第一至第N高速DAC的输出时钟进行鉴相;随后,FPGA使用第一至第N高速DAC中任一高速DAC的输出时钟作为FPGA的数据时钟,将数据传输给第一至第N高速DAC。本发明实施例分别对第一至第N高速DAC的输入时钟和输出时钟进行监控,并且在检测到输入时钟或输出时钟的相位差过大时,对输入时钟、输出时钟及第一至第N高速DAC进行相应操作,从而有效解决了第一至第N高速DAC的同步输出问题及时钟延迟问题。

    一种重采样方法及装置
    34.
    发明公开

    公开(公告)号:CN106301287A

    公开(公告)日:2017-01-04

    申请号:CN201610697987.6

    申请日:2016-08-20

    IPC分类号: H03H17/02 H04L25/02

    CPC分类号: H03H17/0202 H04L25/0232

    摘要: 本发明公开了一种重采样方法及装置,能够解决现有技术中重采样仅仅能提供整数倍率的内插重采样,重采样效果精度不够,效果欠佳的技术问题。所述重采样方法包括:根据目标采样频率与输入采样频率之比确定内插采样比率;构建累加器并进行固定增量累加,其中,所述累加器每次累加的固定增量与所述内插采样比率相关联;在所述累加器的累加结果大于预设累加阈值时,对输入数据进行一次内插运算以完成对所述输入数据的重采样。

    一种相位噪声抑制处理方法及系统

    公开(公告)号:CN105577584A

    公开(公告)日:2016-05-11

    申请号:CN201510955886.X

    申请日:2015-12-18

    IPC分类号: H04L25/02 H04L25/03

    摘要: 本发明公开了一种相位噪声抑制处理方法及系统,该方法包括:接收输入信号,提取出输入信号对应的第一相角值,对输入信号进行均衡处理,并在均衡处理后的输入信号中提取出第二相角值,根据第一相角值以及第二相角值,得到相位噪声估计值,根据相位噪声狙击值,确定用于对相位噪声进行收敛处理的步进权值,根据步进权值,对相位噪声进行收敛处理,通过收敛处理来抑制相位噪声,通过本发明所提供的方法,不需要利用导频数据对比,而是直接对受影响数据进行处理,提升了相位噪声处理的时效性。

    一种品质因数测试方法及系统
    36.
    发明公开

    公开(公告)号:CN105487089A

    公开(公告)日:2016-04-13

    申请号:CN201510920466.8

    申请日:2015-12-11

    IPC分类号: G01S19/23 G01R27/26

    CPC分类号: G01S19/23 G01R27/2688

    摘要: 本发明公开了一种品质因数测试方法及系统,该方法包括:获取相关星历信息以及地面站的经纬度信息;根据所述相关星历信息、所述经纬度信息以及第一运算规则,获取月球的角半径;根据所述角半径以及第二运算规则,得到月球平均亮温度;根据所述月球平均亮温度以及第三运算规则,得到月球对应的通量密度;根据功率差因子、月球通量密度,计算得到所述品质因数。本发明优化测试流程,站监控管理分系统统一调度站内资源,自动完成G/T值测试,并以表格形式显示测试结果,大大提高测试效率。

    一种宽带信号空间分集合成方法

    公开(公告)号:CN103716267A

    公开(公告)日:2014-04-09

    申请号:CN201210375429.X

    申请日:2012-09-29

    IPC分类号: H04L25/03 H04L25/02

    摘要: 本发明公开了一种宽带信号空间分集合成方法,本发明采用基于权值算法的合成增益方法,利用各路信号之间的相关性和各路信号噪声的相互独立性,以信噪比最大的那路信号的噪声功率为基准,取加权值令各路信号的噪声功率一致,从而获得合成信号,该方法可以实时估计信噪比并更新信号加权值,简化了信号加权值运算的复杂度,从而提高了数据的处理速度,因此该算法更适应于较高数据速率的情况。本发明由于是在宽带信号解调后判决前进行的合成,能够有效提高接收信号的信噪比,同时可降低单个接收天线的口径,提高接收信号的可靠性。

    一种非相干扩频多目标遥测接收装置

    公开(公告)号:CN209184592U

    公开(公告)日:2019-07-30

    申请号:CN201822222275.6

    申请日:2018-12-27

    IPC分类号: H04B1/16 H04B1/12 H04B1/69

    摘要: 本实用新型提供一种非相干扩频多目标遥测接收装置,其包括:测控基带模块,接收同一频点的码分遥测信号;中频接口模块,接收来自于测控基带接收模块的码分遥测信号;模数AD采样模块,对增益调节后的码分遥测信号进行AD采样以实现信号的数字化处理;现场可编程门阵列模块,其包括:自动增益控制模块,对码分遥测信号进行增益调节;中频接收机,接收数字化后的码分遥测信号,并按照不同的扩频码实现不同路的遥测信号的解调和解扩处理;遥测处理单元,对解调和解扩出的信息进行译码、解扰、和帧同步操作;以及工控机计算平台,用于对遥测数据进行显示和发送处理。本装置实现灵活地配置同一波束内遥测接收目标信号的数目。

    多接口可配置的天基载荷测试数据交换处理装置

    公开(公告)号:CN207369069U

    公开(公告)日:2018-05-15

    申请号:CN201721171099.7

    申请日:2017-09-13

    IPC分类号: H04L29/06 H04L29/08

    摘要: 本实用新型提供一种多接口可配置的天基载荷测试数据交换处理装置,其主要的处理板均为相同尺寸,由主板模块、PCIE通信模块、FPGA数据处理模块、外部接口模块组成,所述外部接口模块包含适应多个应用场景的接口模块,所述外部接口模块与所述FPGA数据处理模块连接交换外部数据,所述FPGA数据处理模块对外部数据进行处理后,通过所述PCIE通信模块与所述主板模块进行数据交换,进行数据的处理与存储,所述外部接口模块能够适应不同的应用场景进行配置。本实用新型由于采用多种外部数据接口,所以能够应对多种载荷设备,具有高兼容性、灵活的可配置性和可扩展性。

    一种全功能数字中频处理平台

    公开(公告)号:CN209184591U

    公开(公告)日:2019-07-30

    申请号:CN201822133309.4

    申请日:2018-12-19

    IPC分类号: H04B1/16

    摘要: 本实用新型一种全功能数字中频处理平台,包括:设置于载板上的AGC放大器、A/D转换模块、D/A转换模块、功率放大器、数控衰减器、滤波器模块、FPGA模块及外部输入接口、外部输出接口。所述平台包括若干路相同且独立的模拟信号输入通道,且每个模拟信号输入通道由外部输入接口、滤波器模块、AGC放大器、A/D转换模块依次连接形成;且包括若干路相同且独立的模拟信号输出通道,且每个模拟信号输出通道由D/A转换模块、限带滤波器、程控衰减器依次连接形成;综上,本实用新型采用多种外部数据接口,能够满足多种处理速率需求,实现调制与解调一体化设计,具备高兼容性、可配置性和可扩展性。