-
公开(公告)号：CN103220003B
公开(公告)日：2016-12-28
申请号：CN201310108666.4
申请日：2013-03-29
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 本发明涉及提高节点处理并行度的QC-LDPC译码器的实现方法，译码器包括变量节点信息更新单元VNU，变量节点信息打包单元VP，校验节点信息更新单元CNU，校验节点信息打包单元CP，校验方程计算单元PCU，存储位宽均为（Qh）bits的存储块RAM_f和RAM_m，存储位宽为hbits的存储块RAM_c，本方法采用节点信息打包单元可以有效地实现存储器批量数据的同时读入和写出，解决存储器访问冲突问题。通过增加存储器每个地址单元中存储的数据个数，可以提高LDPC译码器处理单元的并行度，本发明QC-LDPC译码器的实现方法具有吞吐量高，硬件资源少，设计复杂性低等特点。
Search Results
31
records
(took 0.026 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
