-
公开(公告)号:CN115237603A
公开(公告)日:2022-10-25
申请号:CN202211038909.7
申请日:2022-08-29
Applicant: 无锡江南计算技术研究所
Abstract: 一种用于脉动阵列的数据调度方法,属于神经网络技术领域。本发明包括:步骤1,令待卷积/待矩阵乘的数据A分布在m个核心上;步骤2,将数据B广播给m个核心,m个核心每轮得到相同的b进行计算;步骤3,当每个核心上的分布式数据A与所有的b计算完成,将结果写回主存;步骤4,重复步骤1‑3进行数据A下一部分的计算。本发明能够有效提升片上数据的复用次数,降低带宽需求,可以有效提升硬件加速器性能。
-
公开(公告)号:CN110727583A
公开(公告)日:2020-01-24
申请号:CN201910845696.0
申请日:2019-09-09
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 本发明涉及芯片验证技术领域,具体涉及一种基于可扩展验证组件构建验证环境的方法。本发明通过以下技术方案得以实现的:一种基于可扩展验证组件构建验证环境的方法,包含如下步骤:环境构成要素排序步骤:将的环境构成要素分析,根据所述构成要素的可扩展性和通用性进行排序;元素分层步骤:从底到下分成若干元素层,可扩展性和通用性最好的元素放置在最底层;验证组件形成步骤;验证环境框架定义步骤:利用脚本组件库将所述验证组件装填,构成实际运行的验证环境。本发明的目的是提供一种基于可扩展验证组件构建验证环境的方法,即使面对复杂芯片的验证时,依旧可以有针对性的快速构建验证环境,大大提升验证环境的构建效率。
-
公开(公告)号:CN110727463A
公开(公告)日:2020-01-24
申请号:CN201910863815.5
申请日:2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/30
Abstract: 本发明公开了一种基于动态信用的零级指令循环缓冲预取方法。包括当检测到指令流中存在循环体时,判断循环体的循环方向;根据循环体的循环方向确定循环体的循环出口指令信息,并根据循环出口指令信息向一级指令缓存控制部件发送预取信用信息;当检测到输出指令到达循环体尾部时,判断循环体的行进方向,若循环体的行进方向为继续循环方向,则向一级指令缓存控制部件的预取信用管理部件发送启动预取信号。本发明还公开了一种基于动态信用的零级指令循环缓冲预取装置。本发明通过预取循环出口方向的指令,可以在零级指令循环缓存中的循环退出时,立即从零级指令缓存中继续提供出口方向的指令,避免零级指令缓存脱靶时带来的性能气泡。
-
公开(公告)号:CN102761472B
公开(公告)日:2015-07-15
申请号:CN201110110820.2
申请日:2011-04-29
Applicant: 无锡江南计算技术研究所
IPC: H04L12/701 , H04L29/10
Abstract: 一种通信端口的路由方法包括:获取拓扑结构描述文件;获取通信源端的端口的名称;在所述拓扑结构描述文件中查找与所述通信源端的端口对应的通信目的端的端口的名称及通信目的端的标识;记录通信端口信息,基于所述通信端口信息为所述通信源端和通信目的端建立通信端口并配置通信通道。本发明公开的技术方案,降低了部件模型和并行事务级模拟系统之间的耦合度,提高并行事务级模拟系统的开发效率,降低对部件模型和并行事务级模拟系统维护的开销。
-
公开(公告)号:CN102446112B
公开(公告)日:2015-05-20
申请号:CN201010508848.7
申请日:2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/45
CPC classification number: Y02D10/41
Abstract: 一种指令处理装置和处理器、指令翻译装置和方法,所述指令处理装置用于处理目标指令,所述目标指令由二进制码表示,用于求逻辑表达式的运算结果,所述目标指令包括所述逻辑表达式的真值表中逻辑表达式的值和操作数,以及目标操作数,所述逻辑表达式的操作数至少为二个;所述指令处理装置包括:解析单元,用于解析所述目标指令,获取所述真值表中逻辑表达式的值和操作数以及目标操作数;多路选择单元,根据所述真值表中逻辑表达式的值和操作数输出逻辑运算的结果至所述目标操作数。本发明的指令处理装置和处理器、指令翻译装置和方法,加快了处理器处理逻辑运算的效率,提高了处理器的应用性能,有效的降低了处理器的功耗。
-
公开(公告)号:CN102760097B
公开(公告)日:2015-01-14
申请号:CN201110110819.X
申请日:2011-04-29
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 一种计算机体系结构性能模拟方法及系统,所述计算机体系结构性能模拟方法包括:建立包含目标应用的基本模块的应用抽象模型,所述基本模块包括基本计算模块和基本通信模块;根据目标机的体系结构特征,建立所述基本模块的体系结构抽象模型;建立包含通用模拟平台的体系结构性能模拟器,并将所述体系结构抽象模型以模块形式耦合至所述体系结构性能模拟器中,所述体系结构性能模拟器具有与所述应用抽象模型进行通信的模拟接口;调用所述模拟接口,以参数形式传递所述应用抽象模型的计算信息和通信信息,驱动所述体系结构性能模拟器完成目标机体系结构的性能模拟。所述模拟方法简化了性能模拟器实现,提升模拟速度,提高运行和配置的灵活性。
-
公开(公告)号:CN102830952B
公开(公告)日:2014-12-24
申请号:CN201210326452.X
申请日:2012-09-05
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种基于指令块的指令发射控制方法及装置、以及处理器。判断处于指令准备发射状态的指令的指令类型。若判定所述处于指令准备发射状态的指令的指令类型是栏栅指令,则进一步判断发射条件;若判定还有更先执行序的指令不能发射,则使得作为栏栅指令的所述处于指令准备发射状态的指令不能发射;若判定更先执行序的指令均能发射或均已发射,则发射作为栏栅指令的所述处于指令准备发射状态的指令。如果判定所述处于指令准备发射状态的指令的指令类型是普通指令,则进一步判断发射条件;若判定还有更先执行序的栏栅指令未发射,则使得作为普通指令的所述处于指令准备发射状态的指令不能发射;若判定无更先执行序的栏栅指令未发射,则发射作为普通指令的所述处于指令准备发射状态的指令。
-
公开(公告)号:CN102446087B
公开(公告)日:2014-02-26
申请号:CN201010508876.9
申请日:2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/38
Abstract: 一种指令预取方法与预取装置。所述指令预取装置,用于向处理器核心提供指令预取服务,包括:取指控制单元,用于接收处理器核心提供的预取请求,基于所述预取请求在指令缓存单元搜索与所述预取请求对应的指令,或指示指令缓存单元从片外主存中获取与所述预取请求对应的指令;基于所述预取请求指示指令缓存单元将与预取请求对应的指令提供给处理器核心;指令缓存单元,用于存储指令;响应所述取指控制单元的指示,从片外主存中获取与所述预取请求对应的指令,以及将与预取请求对应的指令提供给处理器核心。本发明的指令预取方法与预取装置以较为简便的方式实现了多核处理器的指令预取,简化了硬件指令存储的管理逻辑,提高了处理器的处理效率。
-
公开(公告)号:CN102446159B
公开(公告)日:2013-09-18
申请号:CN201010508870.1
申请日:2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/167 , G06F12/02
Abstract: 一种多核处理器的数据管理方法及装置,所述多核处理器包括处理器核心阵列和处理器核心互连结构,所述处理器核心阵列包括多个处理器核心,所述处理器核心包括具有多个存储单元的核内存储器,所述处理器核心互连结构用于所述处理器核心阵列中任意两处理器核心间的通信,所述方法包括:对所述处理器核心的核内存储器的存储单元分配存储地址;根据所述存储单元的存储地址在至少一个处理器核心的核内存储器和主存之间进行数据传输。本发明提高了数据的读写效率,利用批量化的访存方式,将多次数据访问合并,避免了零散访问主存的效率损失问题,并提供了多种编址方式和相应的数据传输方式,能够满足多种计算过程的应用需要。
-
公开(公告)号:CN102446158B
公开(公告)日:2013-09-18
申请号:CN201010508842.X
申请日:2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/167 , G06F9/50
Abstract: 一种多核处理器及多核处理器组,包括至少一个主核、至少一个从核阵列、第一互连结构和从核互连结构,所述从核阵列包括多个从核,所述从核与主核异构,其中,所述第一互连结构和从核互连结构用于所述主核与所述从核阵列间的通信,所述从核互连结构还用于所述从核阵列中任意两从核间的通信,作为一个优选的技术方案,所述主核为通用处理器核,所述从核为微结构和指令集经过精简优化的处理器核,且所述多核处理器集成在同一芯片上。本发明改善了处理器核之间的通信效率,提高了整个多核处理器的计算密度,实现了通用控制功能和高计算密度的均衡。
-
-
-
-
-
-
-
-
-