-
公开(公告)号：CN111126593A
公开(公告)日：2020-05-08
申请号：CN201911083419.7
申请日：2019-11-07
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种可重构的自然语言深度卷积神经网络加速器。本发明加速器是基于时间序列输入的，包括：多组可重构的计算单元向量，用于实现不同尺寸卷积核的计算；多组多输入加法树，用于求和不同输入通道的乘法结果；一个输入特征图存储单元；多组输出特征图存储单元，用于存储计算过程中的中间结果以及最终的输出特征值；一个控制单元，用于配置计算单元向量、计算流程以及数据流向。本加速器特意针对输入的语言时间序列进行优化，避免当前输入序列小于空洞卷积感受野时的重复计算与计算暂停的问题；同时可重构的计算单元向量可以实现不同尺寸的卷积核计算。
-
公开(公告)号：CN111025884A
公开(公告)日：2020-04-17
申请号：CN201911246233.9
申请日：2019-12-08
Applicant: 复旦大学
IPC: G04F10/00
Abstract: 本发明属于集成电路技术领域，具体为两步式高速动态时间数字转换器。本发明时间数字转换器由粗调时间数字转换器、动态时间放大器、细调时间数字转换器以及解码器组成；动态时间放大器由时间电压转换器和电压时间转换器组成；用以实现时间-电压-时间转换的过程，由粗调时间数字转换器产生的余量误差经过时间电压转换器后产生电压信号，再将电压信号输入至电压时间转换器，产生放大的输出时间信号；动态时间放大器具有稳定增益特性，可以达到高线性度；本发明的时间数字转换器可以实现一种流水线架构，并节省静态电流的产生，达到更快的转换速度和低电路消耗功率；校正电路只需要针对时间放大器增益进行一次校正，简化了电路的复杂度。
-
公开(公告)号：CN110957228A
公开(公告)日：2020-04-03
申请号：CN201911141276.0
申请日：2019-11-20
Applicant: 复旦大学
IPC: H01L21/48 , H01L23/373 , H01L23/14
Abstract: 本发明属于电子封装技术领域，具体为一种碳化硅表面增强的铝散热基板及制造方法。本发明将纳米碳化硅陶瓷颗粒均匀铺洒在铝基板表面，采用激光束或电子束对纳米碳化硅陶瓷颗粒进行烧结，形成的碳化硅层均匀覆盖在铝基板表面；界面处纳米碳化硅颗粒渗入铝材料表层，形成牢固的界面连接。本发明通过碳化硅增强的方法降低了铝散热基板整体热膨胀系数，提高硬度和强度，降低翘曲，减少热疲劳失效和裂纹的产生及扩展，提高了铝散热基板的热机械性能，应用于电子封装领域，可提高半导体器件可靠性。
-
公开(公告)号：CN110908270A
公开(公告)日：2020-03-24
申请号：CN201911135887.4
申请日：2019-11-19
Applicant: 复旦大学
IPC: G04F10/00
Abstract: 本发明公开了一种恒定斜率数字时间转换器及其控制方法，该恒定斜率数字时间转换器包括：放电负载电容，用于存储电荷以放电产生一个电压下降沿；放电电流源，用于通过放电负载电容放电电流大小决定输出电压下降沿的斜率；开关电容数模转换器，用于设置放电负载电容的放电起始电压；缓冲器，用于将放电负载电容放电的电压下降沿转换为上升沿，并且提供稳定的输出上升沿转换速率；时钟和控制信号产生电路，用于接收输入延时控制字dcw和输入时钟in，并输出实际延时控制字dcw_act及多个不同的时钟相位。本发明实现了在更大的延时时间范围内的高线性度，具有低噪声和低功耗的特点，同时具有高线性度，非常适合应用于分数频的锁相环。
-
-
Patent Agency Ranking
公开(公告)号：CN110212912A
公开(公告)日：2019-09-06
申请号：CN201910491555.3
申请日：2019-06-06
Applicant: 复旦大学
Abstract: 本发明公开一种具有高精度时间数字转换器的倍数延迟锁相环，包含时间数字转换器处理模块、数模转换器、压控振荡器、分频器、数字控制电路和数据选择器，时间数字转换器处理模块设有依次相连的粗调时间数字转换器、数字时间转换器、减法器和脉冲缩小型时间数字转换器。本发明将高精度时间数字转换器模块应用于倍数延迟锁相环中，通过采样-提取-采样的方式，提高时间数字转换器的精度来改善量化噪声；使用脉冲缩小型时间数字转换器可省略时间放大器的使用以及上升和下降沿的撷取，直接将相位差输入至脉冲缩小型时间数字转换器进行第二次采样，不需要额外使用时间放大器将相位差放大，改善时间数字转换模块的线性度以及其输入范围。
-
公开(公告)号：CN110138346A
公开(公告)日：2019-08-16
申请号：CN201910411904.6
申请日：2019-05-17
Applicant: 复旦大学
Abstract: 本发明提供的一种提高噪声性能的电容耦合型斩波仪表放大器，将输入斩波电路、运算放大电路、伪电阻偏置电路、电极失调消除环路与一数字电极失调消除模块相结合，使得原来的电极失调消除环路可以采用较小的失调消除电容也能够保持电路系统相当的输入失调消除能力和系统极点位置，弱化了电极失调消除环路积分器的极点设计压力，并且较小的失调消除电容极大地衰减了电极失调消除环路的系统等效输入参考噪声，从而提高了电路的噪声性能。
-
公开(公告)号：CN110048521A
公开(公告)日：2019-07-23
申请号：CN201910450681.4
申请日：2019-05-28
Applicant: 复旦大学
Abstract: 本发明提供一种基于差分直流压泵的无线能量接收机，包含：接收模块，转换电磁能为交流电能；启动模块，连接接收模块，用于生成控制信号φ1、φ2；整流输出模块，连接接收模块，包含若干个级联的整流器；差分直流压泵模块，包含电容CT1、CT2和若干个开关，CT1、CT2通过所述若干个开关连接整流输出模块，启动模块分别为CT1、CT2提供初始电能，控制信号φ1、φ2驱动所述开关通断，实现电容CT1的电压交替叠加在后级整流器的正相支路起点电压上，并实现电容CT2上的电压转换成负压后交替叠加在后级整流器的反相支路起点电压上。本发明中的无限能量接收机可更快速的接收无线能量，在接能量一样的情况下提升输出的电压，提高了无线能量接收灵敏度。
-
公开(公告)号：CN109981060A
公开(公告)日：2019-07-05
申请号：CN201910195447.1
申请日：2019-03-14
Applicant: 复旦大学
Abstract: 本发明属于模拟电路信号处理技术领域，具体为一种改善电容耦合型斩波仪表放大器噪声和输入阻抗的方法。本发明方法是在电容耦合型斩波仪表放大器结构的主运放虚地点加入负电容来实现电路性能的改善。加入负电容之后，使得电路中等效输入噪声和输入阻抗之间的折中得到了缓和，弱化了寄生电容的影响，使得采用较小的输入电容也能够保持电路相当的噪声水平。负电容在虚地点的使用达到了减小噪声的效果，同时提高了输入阻抗。
-
公开(公告)号：CN109284824A
公开(公告)日：2019-01-29
申请号：CN201811024320.5
申请日：2018-09-04
Applicant: 复旦大学
IPC: G06N3/063
Abstract: 本发明属于集成电路技术领域，具体为一种基于可重构技术的用于加速卷积与池化运算的装置。本发明装置包括：可重构运算单元、卷积权重存储模块，特征值存储模块，控制模块；可重构运算模块在控制模块的控制下，从特征值存储模块中读取特征值，进行卷积运算、或最大池化运算、或平均池化运算后，将结果写回特征值存储模块。本发明克服了现有技术的用于卷积和池化运算的运算装置中需要多个不同部件分别处理卷积和池化运算的技术问题，节省了电路面积和功耗，提高了系统能效。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.021 seconds)
