-
公开(公告)号：CN103594119A
公开(公告)日：2014-02-19
申请号：CN201310513087.8
申请日：2013-10-25
申请人： 宁波大学
IPC分类号： G11C19/28
摘要： 本发明公开了一种三值低功耗多米诺移位寄存器，以开关信号理论为指导，首先根据开关信号理论设计带有复位端的三值绝热多米诺D触发器，实现寄存器移位寄存功能；然后设计具有数据选择功能的T运算电路，实现三种切换功能；最后在此基础上进一步设计三值低功耗多米诺移位寄存器，实现三值绝热多米诺移位寄存器的级联；优点是该三值低功耗多米诺移位寄存器具有左移右移并入并出功能，经HSPICE仿真验证，所设计的电路具有正确的逻辑功能及明显的低功耗特性。
-
公开(公告)号：CN102290102B
公开(公告)日：2013-07-17
申请号：CN201110198719.7
申请日：2011-07-15
申请人： 宁波大学
IPC分类号： G11C11/56
摘要： 本发明公开了一种三值绝热存储器，主要由行地址译码器、列地址译码器、存储电路、写选择电路组和读选择电路组组成，写选择电路组和读选择电路组分别与存储电路连接，行地址译码器与存储电路连接，行地址译码器还通过一级DTCTGAL缓冲器与存储电路连接，列地址译码器分别与存储电路和写选择电路组连接，列地址译码器还通过一级DTCTGAL缓冲器与存储电路连接，列地址译码器还通过三级DTCTGAL缓冲器与读选择电路组连接，优点是将具有能量恢复特性的三值绝热技术引入到存储器设计中，有效降低了功耗，提高集成电路信息密度，增强集成电路的数据处理能力，本发明与三值常规静态随机存储器相比，节约功耗达68%。
-
公开(公告)号：CN102710252A
公开(公告)日：2012-10-03
申请号：CN201210174966.8
申请日：2012-05-28
申请人： 宁波大学
IPC分类号： H03K19/094
摘要： 本发明公开了一种高稳态多端口PUF电路，包括译码电路模块、PUF电路单元阵列、灵敏放大器、选择器、锁存器、时序控制电路模块和FIFO输出电路单元，译码电路模块与PUF电路单元阵列连接，PUF电路单元阵列与灵敏放大器连接，灵敏放大器与选择器连接，选择器与锁存器连接，锁存器与FIFO输出电路单元连接，时序控制电路模块分别与译码电路模块、PUF电路单元阵列、灵敏放大器、选择器和锁存器连接，PUF电路单元阵列包括至少两个PUF电路单元；优点是可以一次访问中输出多个密钥，避免了PUF电路的频繁访问，节省了时间，降低了电路功耗。
-
公开(公告)号：CN102386908A
公开(公告)日：2012-03-21
申请号：CN201110284557.9
申请日：2011-09-23
申请人： 宁波大学
IPC分类号： H03K19/017 , H03K19/20
摘要： 本发明公开了一种绝热多米诺电路，包括第一PMOS管、第一NMOS管、延时电路和设置于第一PMOS管的源极和第一NMOS管的漏极之间的逻辑电路，第一PMOS管的栅极和第一NMOS管的栅极并接于钟控时钟信号输入端，第一PMOS管的漏极和第一NMOS管的源极并接于延时电路输出端，延时电路输入端与功率时钟信号输入端连接，延时后的功率时钟与中控时钟组成二相交叠时钟，另外还公开了一种结合绝热多米诺电路与NDL逻辑的绝热多米诺三值与门电路，优点是钟控时钟和延时后的功率时钟组成二相交叠时钟，保证了电路的能量回收的效果，提高了电路的可靠性，同时由于采用NDL逻辑，其晶体管数量少，开关活动性低，保证了电路具有低功耗，高速度和高信息密度。
-
公开(公告)号：CN102360275A
公开(公告)日：2012-02-22
申请号：CN201110284576.1
申请日：2011-09-23
申请人： 宁波大学
IPC分类号： G06F7/50
摘要： 本发明公开了一种基于混值的六值绝热异步加减法计数器，包括N位基于混值的六值绝热异步加减法计数器单元、N-1位六值绝热进位/借位电路及设置于第i位所述的六值绝热进位/借位电路与第i+1位所述的基于混值的六值绝热异步加减法计数器单元之间的DTCTGAL缓冲器，基于混值的六值绝热异步加减法计数器单元由六值绝热右移门和六值绝热D触发器组成；优点是根据电路三要素理论，将绝热技术引入到六值逻辑电路设计中，利用混值编码技术实现了基于混值（2-3混值）的六值绝热异步加减法计数器的设计，能耗节省显著，且具有高信息密度的特点，与常规的六值异步加减法计数器相比节省能耗约94%。
-
公开(公告)号：CN101216865B
公开(公告)日：2010-12-08
申请号：CN200810059062.4
申请日：2008-01-09
申请人： 宁波大学
CPC分类号： Y02D10/45
摘要： 本发明公开了一种用于数字集成电路设计的最佳极性搜索方法，通过对多输入XNOR门的功耗算法进行优化，建立XNOR/OR电路功耗估计模型，得到整个XNOR/OR电路的开关活动性，再用快速列表极性转换算法来实现从布尔函数最大项到0极性下的XNOR/OR电路展开式的转换，然后依格雷码顺序用基于列表技术的极性间转换算法，得到其余2n-1个极性下的XNOR/OR电路的展开式，最后得到XNOR/OR电路的最小功耗、最小面积、最小成本值和最佳极性；优点是能够获得功耗较低的XNOR/OR逻辑电路，通过对10个MCNC Benchmark电路进行测试，本发明方法搜索得到的最佳极性与极性0时相比，其所对应的XNOR/OR电路在开关活动性和面积上的节省最高分别达到94.4％和82.2％，而10个电路在开关活动性和面积上的平均节省也分别达到68.4％和34.2％。
-
公开(公告)号：CN101621295A
公开(公告)日：2010-01-06
申请号：CN200910101431.6
申请日：2009-08-05
申请人： 宁波大学
IPC分类号： H03K19/094
摘要： 本发明公开了一种双功率时钟三值钟控绝热逻辑电路，包括设置有信号输入端、反信号输入端、信号输出端、反信号输出端、第一采样节点、第二采样节点、第一功率时钟端和钟控时钟端的钟控传输门绝热逻辑基本电路及四个具有自举效应的NMOS管，第一NMOS管的漏极与第二NMOS管的源极相连接，第三NMOS管的漏极与第四NMOS管的源极相连接，第一NMOS管的源极与第三NMOS管的源极并接于第二功率时钟端，第二NMOS管的漏极与信号输出端相连接，第四NMOS管的漏极与反信号输出端相连接，第三NMOS管的栅极与第二NMOS管的栅极并接于第一采样节点，第一NMOS管的栅极与第四NMOS管的栅极并接于第二采样节点，与三值DPL缓冲/反相电路相比平均功耗节约可达72％。
-
公开(公告)号：CN111313889B
公开(公告)日：2023-05-12
申请号：CN202010106248.1
申请日：2020-02-21
申请人： 宁波大学
摘要： 本发明公开了一种正反馈异或/同或门及混合逻辑加法器，混合逻辑加法器包括正反馈异或/同或门和输出电路，正反馈异或/同或门包括作为传输管的第一PMOS管和第二PMOS管、构成下拉网络的第一NMOS管和第二NMOS管，构成正反馈环的第三PMOS管、第三NMOS管和第四NMOS管，当正反馈异或/同或门的异或逻辑输出端被下拉到第三PMOS管和第四NMOS管构成的反相器的开关阈值以下时，正反馈环开始工作，使正反馈异或/同或门的异或逻辑输出端进入加速下拉期，并被成功下拉到低电平，实现无阈值电压损失；优点是不存在阈值电压损失，延时和功耗延时积较小。
-
公开(公告)号：CN109634559B
公开(公告)日：2023-02-14
申请号：CN201811329108.X
申请日：2018-11-09
申请人： 宁波大学
IPC分类号： G06F7/58
摘要： 本发明公开了一种利用比较器抵御周期性噪声的真随机数发生器，包括热噪声反相器、差分比较器、恒压源、可配置灵敏放大器、反馈单元和D触发器，将差分比较器正输入端和负输入端短接使差分比较器工作在共模模式从而抵御电源纹波和周期性噪声，亚稳态下热噪声反相器输出端的节点热噪声和共模模式下差分比较器的正输入端和负输入端的短接节点处的热噪声相叠加，经可配置灵敏放大器转化为逻辑1或逻辑0再由D触发器采样生成随机序列串行输出，反馈单元根据输出序列偏向性对可配置灵敏放大器进行反馈调节以补偿环境变化和工艺偏差；优点是输出序列随机性较高，功耗较低，且占用芯片I/O资源较少。
-
公开(公告)号：CN111443430B
公开(公告)日：2022-03-08
申请号：CN202010226678.7
申请日：2020-03-27
申请人： 宁波大学
摘要： 本发明公开了一种同时具备波长选择功能和模式选择功能的带宽可调光开关，包括基底、第一缓冲层、第一波导层、第二波导层和第二缓冲层，第一缓冲层覆盖在基底的上表面上，第一波导层覆盖在第一缓冲层的上表面，第二缓冲层覆盖在第一波导层的上表面，第二波导层设置在第一波导层的上表面上且嵌入第二缓冲层内，第二波导层包括9个Y分叉和两个串联耦合微环谐振器阵列，每个Y分叉分别具有主干端口、第一分叉端口和第二分叉端口，每个串联耦合微环谐振器阵列分别由20个带干涉耦合的串联耦合微环谐振器按照5行4列方式排布形成；优点是应用于光网络时，能够灵活且分配信道带宽和动态调度波长与模式，提高带宽的利用率以及光网络整体的传输性能。
-
-
-
-
-
-
-
-
-
搜索结果
296 条记录 (耗时 0.028 秒)
