公开(公告)号：CN117805711A

公开(公告)日：2024-04-02

申请号：CN202311803702.9

申请日：2023-12-25

申请人： 江阴长电先进封装有限公司

发明人： 汪铭力 ,  胡彬 ,  袁慧峰

IPC分类号： G01R35/00

摘要： 本发明提供一种用于检测测试机精确度的装置及方法。检测测试机精确度的装置包括：检测电路板，所述检测电路板包括多个测试通道，与测试机的板卡的电路通道对应，每一测试通道设置有测试电阻；测试通道能够响应于测试机的板卡的一电路通道发出的实际电流信号输出一实际电压信号，通过对比实际电压信号与预设电压信号以检测该电路通道的精确度，预设电压信号为实际电流信号对应的预设电流信号在电路通道中产生的信号。上述技术方案通过对比实际电压信号与预设电压信号以检测所述测试机的板卡的该电路通道的精确度，能精确地对测试机校准的准确性进行检测，保证了测试机的精确度，提升了产品质量；步骤简单，缩短了检测时间，提高了机台利用率。

公开(公告)号：CN117637677A

公开(公告)日：2024-03-01

申请号：CN202311653779.2

申请日：2023-12-04

申请人： 江阴长电先进封装有限公司

发明人： 陈海杰 ,  成炎炎 ,  刘涛

IPC分类号： H01L23/522 ,  H01L23/488 ,  H01L21/50 ,  H01L21/60

摘要： 本发明涉及半导体封装技术领域，提供了一种晶圆级多层电感封装结构及封装方法，所述第一电感封装子结构和第二电感封装子结构先分别形成，然后通过混合键合相贴合。由于第一电感封装子结构和第二电感封装子结构分开形成，第一电感封装子结构中的第一电感结构和多层第一金属互连层的层数较少，第二电感封装子结构中的第二电感结构和多层第二金属互连层的层数较少，第一电感封装子结构和第二电感封装子结构本身厚度较薄，在电感制程中圆片不容易产生较大的翘曲，然后采用混合键合的方式将所述第一电感封装子结构和第二电感封装子结构相贴合，有利于形成较薄的晶圆级多层电感封装结构，且所述电感距离后续封装的芯片更近，效果更好。

公开(公告)号：CN107946260B

公开(公告)日：2023-12-05

申请号：CN201711459216.4

申请日：2017-12-28

申请人： 江阴长电先进封装有限公司

发明人： 花轩 ,  陈栋 ,  孙超 ,  张黎 ,  陈锦辉 ,  赖志明

IPC分类号： H01L23/31 ,  H01L23/498 ,  H01L21/56

摘要： 本发明公开了一种圆片级包覆型芯片封装结构及其封装方法，属于半导体封装技术领域。其包括芯片单体和包封体焊球，所述芯片单体上表面设置缓冲层，所述缓冲层于芯片电极上方开设缓冲层开口露出芯片电极的正面，并在缓冲层开口上设置芯片焊球，所述芯片单体的四周侧壁设置粗糙面，所述粗糙面呈沟槽状条纹，所述缓冲层的边缘延展至芯片单体的侧壁，在所述芯片单体的四周和正面设置包封层，所述包封层将芯片焊球完全包覆，露出焊球剖面开口，在所述焊球剖面开口设置包封体焊球；在所述芯片单体的下表面和包封层的下表面设置保护层。本发明能增加包封时芯片与包封料的结合，同时保护芯片边缘防止开裂，缓冲包封料固化时的收缩应力。

公开(公告)号：CN107910295B

公开(公告)日：2023-12-05

申请号：CN201711441216.1

申请日：2017-12-27

申请人： 江阴长电先进封装有限公司

发明人： 赵强 ,  陈栋 ,  张黎 ,  陈锦辉 ,  赖志明

IPC分类号： H01L21/78 ,  H01L21/56 ,  H01L21/60 ,  H01L23/488 ,  H01L23/31

摘要： 本发明公开了一种晶圆级芯片封装结构及其封装方法，属于半导体芯片封装技术领域。其硅基本体（110）的正面设有钝化层（101）并嵌有金属焊盘（102），在硅基本体（110）正面覆盖正面保护层（200），在金属焊盘（102）处形成正面保护层金属焊盘开口（202），在正面保护层金属焊盘开口（202）内设置金属凸块（300），硅基本体110）的四个侧壁兼有高低起伏的纹路，用填充料包覆金属凸块（300）、正面保护层（200）的裸露面以及硅基本体（110）的侧壁，形成包封层500），所述金属凸块（300）的上表面露出包封层500），硅基本体（110）的背面贴上背胶膜形成背面保护层（600）。提供了一种有效保护芯片的方案。

公开(公告)号：CN107910310B

公开(公告)日：2023-09-12

申请号：CN201711454534.1

申请日：2017-12-28

申请人： 江阴长电先进封装有限公司

发明人： 张爱兵 ,  陈栋 ,  孙超 ,  张黎 ,  陈锦辉 ,  赖志明

IPC分类号： H01L23/488 ,  H01L23/485 ,  H01L21/60

摘要： 本发明一种多芯片扇出型封装结构及其封装方法，属于半导体封装技术领域。其包括带有A芯片金属凸块的A芯片、布线层、A芯片包覆膜和带有B芯片金属凸块的B芯片、再布线层、B芯片包覆膜，B芯片设置于A芯片垂直上方区域，B芯片外侧区域设置穿孔，填充金属料，A芯片与B芯片通过包覆穿孔填充金属料、布线层、再布线层完成信号互联。所述再布线层上方设置钝化保护层和金属连接件，生成最终的封装体。本发明提高了产品的可靠性并降低了产品成本。

公开(公告)号：CN116598291A

公开(公告)日：2023-08-15

申请号：CN202310659565.X

申请日：2023-06-05

申请人： 江阴长电先进封装有限公司

发明人： 陈海杰 ,  谢皆雷 ,  吴靖宇

IPC分类号： H01L23/538 ,  H01L21/48 ,  H01L23/64

摘要： 一种封装结构的形成方法包括：提供转接基板，包括第一导电衬垫，且第一导电衬垫暴露于转接基板的第一表面；提供器件基板，包括无源器件层及覆盖无源器件层的第一重布线层，无源器件层包括无源器件，第一重布线层包括第二导电衬垫，第二导电衬垫与无源器件电连接，且第二导电衬垫暴露于第一重布线层的第一表面；以转接基板的第一表面及第一重布线层的第一表面为键合面，采用混合键合工艺将转接基板与器件基板键合；自器件基板背离转接基板的表面去除部分器件基板，形成凹槽，凹槽暴露出转接基板或第一重布线层；在凹槽内形成硅桥，硅桥包括第三导电衬垫；在器件基板背离转接基板的一侧，贴装功能芯片，功能芯片与第三导电衬垫电连接。

公开(公告)号：CN114334850A

公开(公告)日：2022-04-12

申请号：CN202111443457.6

申请日：2021-11-30

申请人： 江阴长电先进封装有限公司

发明人： 刘涛 ,  陈栋 ,  徐虹 ,  陈海杰

IPC分类号： H01L23/31 ,  H01L23/48 ,  H01L23/498 ,  H01L23/64 ,  H01L21/56

摘要： 本发明提供一种共模电感封装结构及制作方法，共模电感封装结构包括：基板，所述基板包括相对的第一表面和第二表面；第一堆叠结构，所述第一堆叠结构设置于所述第一表面上，所述第一堆叠结构包括至少一层第一导电层和至少一层第一介电层，每一所述第一导电层和每一所述第一介电层交替层叠；第一包封层，所述第一包封层设置于所述第一堆叠结构远离所述基板一侧的表面上，所述第一包封层覆盖所述第一堆叠结构；以及第二堆叠结构，所述第二堆叠结构设置于所述第一包封层远离所述第一堆叠结构一侧的表面上，所述第二堆叠结构包括至少一层第二导电层和至少一层第二介电层，每一所述第二导电层和每一所述第二介电层交替层叠。

公开(公告)号：CN110931460A

公开(公告)日：2020-03-27

申请号：CN201911392601.0

申请日：2019-12-30

申请人： 江阴长电先进封装有限公司

发明人： 任奎丽 ,  陈栋 ,  张黎 ,  陈锦辉 ,  赖志明 ,  张国栋

IPC分类号： H01L23/538 ,  H01L23/31 ,  H01L23/498 ,  H01L21/48 ,  H01L21/56 ,  H01L21/768

摘要： 本发明涉及一种芯片的封装结构及其封装方法，属于半导体芯片封装技术领域。其由上而下包括芯片（10）、硅通孔（11）、再布线层（14）、金属连接柱（21）和焊球（24），将所述芯片（10）接受的信号向下传输；所述电极（19）下方的硅通孔（11）上下贯穿硅衬底（12）与再布线层（14）相固连，所述再布线层（14）的下方设置金属连接柱（21），所述金属连接柱（21）的纵向剖面呈平头焊球状；所述包封料层（20）包封金属连接柱（21），所述焊球（24）与金属连接柱（21）的下表面固连。本发明提供了一种既不增加硅片厚度，又能提高封装后芯片的机械强度的封装结构及封装方法。

公开(公告)号：CN110931458A

公开(公告)日：2020-03-27

申请号：CN201911392580.2

申请日：2019-12-30

申请人： 江阴长电先进封装有限公司

发明人： 任奎丽 ,  陈栋 ,  张黎 ,  陈锦辉 ,  赖志明 ,  张国栋

IPC分类号： H01L23/538 ,  H01L23/31 ,  H01L23/498 ,  H01L21/48 ,  H01L21/56 ,  H01L21/768

摘要： 本发明涉及一种芯片的封装结构及其封装方法，属于半导体芯片封装技术领域。其由上而下包括芯片(10)、硅通孔(11)、再布线层(14)、金属连接柱(21)和焊球(24)，将所述芯片(10)接受的信号向下传输；所述电极(19)下方的硅通孔(11)上下贯穿硅衬底(12)与再布线层(14)相固连，所述再布线层(14)的下方设置金属连接柱(21)，所述金属连接柱(21)的纵向剖面呈梯形状；所述包封料层(20)包封再布线层(14)和金属连接柱(21)，所述焊球(24)与金属连接柱(21)的下表面固连。本发明提供了一种既不增加硅片厚度，又能提高封装后芯片的机械强度的封装结构及封装方法。

公开(公告)号：CN110880482A

公开(公告)日：2020-03-13

申请号：CN201911307674.5

申请日：2019-12-18

申请人： 江阴长电先进封装有限公司

发明人： 徐霞 ,  徐虹 ,  金豆 ,  陈栋 ,  张黎 ,  陈锦辉 ,  赖志明 ,  张国栋

IPC分类号： H01L23/31 ,  H01L23/66 ,  H01L21/56 ,  H01Q1/22

摘要： 本发明公开了一种芯片的封装结构及其封装方法，属于半导体封装技术领域。其支撑基底（100）的正面设置介电层Ⅰ（310），介电层Ⅰ（310）的部分上表面依次覆盖凸块底部金属层Ⅰ（410）、介电层Ⅱ（320）、凸块底部金属Ⅱ（420）、介电层Ⅲ（330）、凸块底部金属Ⅲ（440）和介电层Ⅳ（340）；同时，介电层Ⅰ（310）的中央设置天线电路芯片（510），所述凸块底部金属Ⅲ（440）选择性连接天线电路芯片（510）和凸块底部金属Ⅱ（420）。本发明的封装方法减少了天线所占电路板的面积，提高了天线封装结构的整合性能以及天线效率，减少了天线封装结构的功耗。