-
公开(公告)号：CN116244229A
公开(公告)日：2023-06-09
申请号：CN202310536662.X
申请日：2023-05-12
申请人： 苏州浪潮智能科技有限公司
IPC分类号： G06F13/16 , G06F9/4401 , G06F13/24
摘要： 本申请实施例提供了一种硬件控制器的访问方法、装置、存储介质和电子设备，其中，该方法应用于芯片，第一操作系统和第二操作系统运行在芯片上的同一个处理器中，该方法包括：通过第二操作系统向第一操作系统发送第一中断请求，其中，芯片的硬件控制器允许第一操作系统进行访问，第一中断请求用于请求访问硬件控制器中的目标硬件控制器；通过第一操作系统响应第一中断请求访问目标硬件控制器，得到目标访问结果；通过第一操作系统向第二操作系统发送第二中断请求，其中，第二中断请求用于指示目标硬件控制器的目标访问结果。通过本申请，解决了硬件控制器的访问效率较低的问题，进而达到了提高硬件控制器的访问效率的效果。
-
公开(公告)号：CN116166578A
公开(公告)日：2023-05-26
申请号：CN202211572646.8
申请日：2022-12-08
申请人： 龙芯中科技术股份有限公司
发明人： 王焕东
IPC分类号： G06F13/24
摘要： 本发明提供一种处理器中中断路由的控制方法和系统，涉及处理器领域。包括：接收来自于请求端的第一中断消息；基于目标处理器对应标识确定是否命中；若命中对第一中断消息进行处理；若未命中，通过互连接口将第一中断消息路由至目标处理器。本发明使得多个相互连接的处理器均支持路由分发功能，使其能够进行中断消息的二次甚至多次分发，极好地利用了其它处理器处理中断操作，提高中断操作效率和处理器工作效率。并且在处理器中处理器核无法及时处理中断消息时，将该中断消息进行再次的路由，送往软件或硬件预先定义好的其它处理器核，加速中断处理过程，进一步利用了其它处理器处理中断操作，极大地提高中断操作效率和处理器工作效率。
-
公开(公告)号：CN112286846B
公开(公告)日：2023-05-12
申请号：CN201910675776.6
申请日：2019-07-25
申请人： 珠海格力电器股份有限公司
发明人： 王谦智
IPC分类号： G06F13/24
摘要： 本发明公开了一种处理中断事件的方法和设备，用以解决现有技术中对中断事件的处理存在延时长的问题。本发明在接收到中断事件后，首先根据中断事件的延时时刻，确定该中断事件的处理时刻，然后在中断事件的处理时刻达到时处理该中断事件，由于中断事件的处理时刻不晚于中断事件的延时时刻，且延时时刻是根据该中断事件的响应时刻、MCU工作频率以及该MCU中的CPU功能确定的，无需在GPR入栈完成后对中断事件进行处理，从而能够减小处理中断事件的延时，提高系统性能。
-
公开(公告)号：CN110990309B
公开(公告)日：2023-04-28
申请号：CN201911046802.5
申请日：2019-10-30
申请人： 西安电子科技大学
摘要： 本发明属于数据处理技术领域，公开了一种TTE端系统适配卡PCIE控制器的高效中断操作方法，DMA读流程，DMA读缓冲区分为非保障区和保障区，保障区防止某个数据帧的前半部分在DMA读缓冲区的尾部，而数据帧的后半部分在DMA读缓冲区的头部的情况发生；DMA写流程，DMA写缓冲区被分为两个部分，一个是ABuffer另一个是BBuffer；驱动处理A部分的数据时，硬件可以将数据写入B部分，驱动将A部分处理完毕后，开始继续处理B部分的数据。本发明采用更加高效的DMA读交互模式，大幅度提升DMA读的传输速率。采用硬件主动发起DMA写的方式，保证板卡能够及时的将缓存中的数据搬移至DMA写缓冲区中。
-
公开(公告)号：CN109977061B
公开(公告)日：2023-04-11
申请号：CN201711462037.6
申请日：2017-12-28
申请人： 中兴通讯股份有限公司
发明人： 徐阳
摘要： 本申请公开了一种中断处理方法及中断处理装置，包括：中央处理器对写入预处理地址对应的硬件的值进行字节序调整，使得从设备与中央处理器字节序兼容；中央处理器将字节序调整后的值写入MSI机制寄存器以触发中断。其中，预处理地址是PCIE总线地址；预处理地址对应的硬件，用于检查到自身被修改，调用软件方式对字节序进行调整。本申请通过将信息地址寄存器中配置的目标地址更换为特殊的地址，巧妙地产生了一个针对当前中断的预处理过程，而在这个预处理过程中，通过软件处理的方式简单地实现了对中断报文字节序不兼容问题的调整，保证了从设备与中央处理器字节序兼容，从而确保了中断的正确触发。
-
公开(公告)号：CN115904888A
公开(公告)日：2023-04-04
申请号：CN202211183373.8
申请日：2022-09-27
申请人： 超聚变数字技术有限公司
发明人： 李宇涛
摘要： 本申请公开了一种告警方法、计算设备及存储介质，涉及通信领域。该方法包括：当PCIE设备发生异常时，该PCIE设备生成告警信息，并向设备管理单元发送告警信息。后续，设备管理单元可以通过输出设备输出该告警信息，以提示运维人员，PCIE设备发生异常，从而提高PCIE设备的运维效率。其中，该PCIE设备可以通过I3C协议接口向设备管理单元发送告警信息。该告警信息可以包括异常发生的原因、异常的严重程度、异常发生的位置和/或异常发生的时间等。
-
公开(公告)号：CN115687241A
公开(公告)日：2023-02-03
申请号：CN202211358196.2
申请日：2022-11-01
申请人： 黑芝麻智能科技(成都)有限公司
发明人： 汪建
摘要： 本申请提供一种中断控制器、片上系统、智能设备及中断处理方法。中断控制器由管理控制处理器控制，并包括：输入端口，其配置为接收来自外部硬件的中断请求；中断路由模块，其配置为将中断请求旁路输出，或对中断请求进行路由并转换成中断指令；以及输出端口，其配置为向相互隔离的多个功能应用子系统中的一个或多个功能应用子系统输出中断指令。
-
公开(公告)号：CN115292219B
公开(公告)日：2023-01-10
申请号：CN202211231419.9
申请日：2022-10-10
申请人： 三未信安科技股份有限公司 , 山东多次方半导体有限公司
IPC分类号： G06F13/24
摘要： 本发明公开了一种在RISC‑V平台中实现PCIe MSI中断的系统及方法，该系统包括：MSI中断模块、RISC‑V CPU、PCIe IP模块、RISC‑V PLIC中断控制器和数据传输模块；其中：MSI中断模块外置于RISC‑V CPU；RISC‑V CPU为MSI中断模块分配中断ID号；PCIe IP模块接收下游设备发送的PCIe MSI中断，并将其写入至MSI中断模块；MSI中断模块根据RISC‑V CPU分配的中断ID号，对PCIe IP模块写入的PCIe MSI中断进行对比，启动相应中断线，发送中断信号于RISC‑V PLIC中断控制器；RISC‑V PLIC中断控制器接收中断信号，并将中断信号传送于RISC‑V CPU；RISC‑V CPU根据中断信号，选择相应的中断服务程序；该系统采用外置MSI中断模块的方式，配合RISC‑V CPU的PLIC中断控制器与PCIe IP实现了PCIe MSI中断。
-
公开(公告)号：CN115563036A
公开(公告)日：2023-01-03
申请号：CN202211280757.1
申请日：2022-10-19
申请人： 通号通信信息集团上海有限公司
摘要： 本发明涉及一种采用三个SPI代替SSI多从机的通信设备，包括一台SSI主机以及分别与SSI主机通信的多台SPI从机，其中每台SPI从机包括用于实现数据传输的第一SPI接口、用于控制第一SPI接口的数据发送时间的第二SPI接口、用于控制第一SPI接口传输与停止的第三SPI接口和用于避免多从机发送数据冲突的三态门缓冲器。与现有技术相比，本发明具有实现成本低、避免多从机在同时发送数据时产生冲突等优点。
-
公开(公告)号：CN110955628B
公开(公告)日：2022-11-29
申请号：CN201911128030.X
申请日：2019-11-18
申请人： 上海卫星工程研究所
IPC分类号： G06F15/163 , G06F13/24 , G06F13/40 , G06F13/42
摘要： 本发明提供了基于采样地址的模拟量遥测采集方法：S1、处理器向FPGA写入一组模拟量遥测采样地址；S2、处理器向FPGA写入遥测采集启动信号；S3、FPGA收到信号后，读出第一个采样地址；S4、FPGA将读出的采样地址并串转换，输入至AD转换电路；S5、FPGA从AD转换电路读取模拟量遥测参数，存储至遥测数据缓存寄存器；S6、从FPGA中读出下一个采样地址，重复S4～S5，直至N个模拟量遥测采样地址完成采集；S7、FPGA向处理器输出采集中断信号；S8、处理器收到信号后，从遥测数据缓存寄存器中读出模拟量遥测采样地址对应的模拟量遥测参数；S9、向FPGA写入下一组模拟量遥测采样地址，重复S2～S8。本方法灵活适应不同型号的遥测采集需求，实现“集中控制，分布采集”的模拟遥测系统。
-
-
-
-
-
-
-
-
-
搜索结果
1308 条记录 (耗时 0.043 秒)
