-
公开(公告)号：CN118377741B
公开(公告)日：2024-10-29
申请号：CN202410843478.4
申请日：2024-06-27
申请人： 北京辉羲智能科技有限公司
摘要： 本发明提供一种原子操作的执行系统、方法、装置和存储介质，涉及计算机技术领域，该系统包括：控制单元用于确定处于有效状态的原子操作，基于处于有效状态的各原子操作的原值读取地址，确定可执行原子操作，从所有可执行原子操作中确定目标原子操作；原子操作执行单元用于从原值读取地址中读取目标原值，基于目标原子操作的原值返回地址将目标原值写入计算模块，对计算模块发送的目标原子操作对应的操作数和目标原值执行目标原子操作的原子操作类型对应的操作，得到目标原子操作对应的目标新值，将目标新值写入存储模块中目标原子操作的原值读取地址中。本发明可以规避原子操作过程中的死锁问题，并可以提高原子操作的执行效率。
-
公开(公告)号：CN112347013B
公开(公告)日：2024-09-20
申请号：CN202011282493.4
申请日：2016-04-27
申请人： 超聚变数字技术有限公司
IPC分类号： G06F13/24
摘要： 本发明公开了一种中断处理方法，用于提升计算机系统的性能和效率。本发明提供的方法包括：主机设备获取自身的第一负载信息，并获取IO设备的第二负载信息，然后根据第一负载信息与第二负载信息，调节IO设备的中断控制参数。通过这样的方法，能够根据主机设备和IO设备的负载状态来动态调整IO设备的中断控制参数，使得中断控制参数的值符合计算机系统的实际运行状态，进而实现提升计算机系统的性能和效率的目的。本发明还提供了相关的中断处理装置和计算设备。
-
公开(公告)号：CN118534403A
公开(公告)日：2024-08-23
申请号：CN202410480117.8
申请日：2024-04-22
申请人： 江阴长仪集团有限公司
摘要： 本申请涉及电能表冻结数据中电参量数据同步的方法和装置。方法包括：计量芯片在每次数据更新时发送中断信号给MCU；MCU在接收到中断信号后读取电参量数据，并将数据放入空闲的RAM存储器；判断电参量数据是否符合同步，若不符合同步则清除此次数据并返回上一步，否则继续；当触发冻结的时间到时，获取空闲的RAM存储器中的电参量数据，同时判断电参量数据是否符合同步，若符合同步则将电参量数据进行存储；否则MCU直接等待计量芯片发送的中断信号，并一次性读取电参量数据，将符合同步的电参量数据进行存储。采用本方法能够有效解决电能表冻结数据中的电参量数据不同步的问题。
-
公开(公告)号：CN118503193A
公开(公告)日：2024-08-16
申请号：CN202310123491.8
申请日：2023-02-15
申请人： 南京南瑞继保电气有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司电力科学研究院 , 中国电力科学研究院有限公司
摘要： 本发明公开一种基于PCIe的FPGA时标获取方法、装置、设备及存储介质，装置中，FPGA与处理器之间通过PCIe相连，并建立GPIO通道；处理器用于控制GPIO周期产生边沿信号，同时确定第一时标值，其中，第一时标值为边沿信号产生时刻的处理器时标值；FPGA用于在检测到GPIO产生边沿信号时，记录检测到该边沿信号时刻的FPGA时标值，记为第二时标值；所述FPGA还通过PCIe推送第二时标值至处理器；所述处理器还用于获取FPGA通过PCIe推送的第二时标值，并确定获取第二时标值时的本地时标值，记为第三时标值；所述处理器根据第一至第三时标值，计算得到FPGA实时时标值。此种技术方案能够提高FPGA时标值的精准性，提高换流器脉冲触发控制精度，有利于直流输电系统的运行稳定和设备安全。
-
公开(公告)号：CN114048160B
公开(公告)日：2024-08-16
申请号：CN202111312782.9
申请日：2021-11-08
申请人： 上海兆芯集成电路股份有限公司
IPC分类号： G06F13/38 , G06F13/24 , G06F15/173
摘要： 一种链路均衡调节方法，包含：通过一连接端口通过一中断信号发起一均衡调节流程；通过一微处理器取得由一寄存器取得一外部装置的一调节参数，并将调节参数传送到连接端口；通过微处理器发起一测量信号，测量信号用于促使连接端口测量外部装置套用调节参数后的一信号质量；以及通过微处理器控制连接端口计算出一信号测量结果，并分析信号测量结果；微处理器判断信号测量结果是否符合一标准，当微处理器判断信号测量结果符合标准，则清除中断信号，并在寄存器中标识均衡调节流程完成。
-
公开(公告)号：CN118467424A
公开(公告)日：2024-08-09
申请号：CN202410609953.1
申请日：2024-05-16
申请人： 北京因泰立科技有限公司
摘要： 本发明提供了一种基于FPGA的SPI大数据块转发软核IP系统，包括1)直接转发软核IP：用于在FPGA中对发送数据进行组帧，并控制SPI软核IP的数据发送，其中，组帧后的发送数据由帧头、帧内容和帧尾组成。2)SPI软核IP：用于SPI数据的发送，同时输出SPI空闲状态信号到直接转发软核IP，以调整直接转发软核IP的发送数据更迭；3)tdc软核IP用于将待发送的激光测距结果直接写入到帧内容的双端口缓存RAM。本发明通过替换FPGA芯片中自带的SPI软核IP，将数据帧发送控制集成为直接转发软核IP，由FP GA控制SPI发送数据写入，释放MCU处理器资源，大幅提高FPGA中SPI数据写入速度，解决了激光设备进行大数据块数据帧进行数据发送时发送间隔超时的问题。
-
公开(公告)号：CN118467133A
公开(公告)日：2024-08-09
申请号：CN202410634027.X
申请日：2021-09-10
申请人： 苹果公司
摘要： 本公开总体上涉及能扩展的中断。在一个实施方案中，一种用于系统的中断递送机构包括：中断控制器；以及多个集群中断控制器，该多个集群中断控制器耦接到相应多个处理器。该中断控制器可将中断请求串行地传输到相应集群中断控制器，这些集群中断控制器可基于尝试将该中断递送到该集群中断控制器所耦接到的处理器来确认(Ack)或否定确认(Nack)该中断。在软迭代中，该集群中断控制器可尝试将该中断递送到通电的处理器，而不尝试给断电的处理器通电。如果该软迭代未产生来自该多个集群中断控制器中的一个集群中断控制器的Ack响应，则可执行硬迭代，在该硬迭代中，可给这些断电的处理器通电。
-
公开(公告)号：CN118394693A
公开(公告)日：2024-07-26
申请号：CN202410478214.3
申请日：2024-04-19
申请人： 无锡信捷电气股份有限公司
摘要： 本发明涉及PLC通信技术领域，具体是一种基于LVDS的PLC通信方法，包括主机模块和至少一个从机模块，所述主机模块包括主机MPU模块和主机FPGA模块，所述主机MPU模块和所述主机FPGA模块之间通过高速并口连接；所述从机模块包括从机MCU模块和从机FPGA模块，所述从机MCU模块和所述从机FPGA模块之间通过高速串口连接；所述主机FPGA模块与所述从机FPGA模块之间，以及相邻各所述从机FPGA模块之间分别通过LVDS总线连接，用于数据的发送与接受。通过建立两条互不干扰的信道，提高数据传输的效率；通过本方案提供的系统结构，各从机能实现同步输出，进而有效解决了时间差的问题。
-
公开(公告)号：CN114153560B
公开(公告)日：2024-07-05
申请号：CN202111371770.3
申请日：2021-11-18
申请人： 中汽创智科技有限公司
摘要： 本申请涉及一种虚拟中断处理方法、装置、设备及介质，通过当等待状态列表中不包含未激活状态的待处理虚拟中断请求时，确定多个待处理虚拟中断请求中优先级最低的第一待替换虚拟中断请求，并在目标虚拟中断请求的优先级高于第一待替换虚拟中断请求的优先级时，利用目标虚拟中断请求替换第一待替换虚拟中断请求，从而避免优先级较高的目标虚拟中断请求在等待状态列表外长期等待，可以缩短高优先级虚拟中断的延时，提高高优先级虚拟中断的响应效率，提高系统整体的实时性和可靠性。
-
公开(公告)号：CN118277307A
公开(公告)日：2024-07-02
申请号：CN202410366787.7
申请日：2024-03-28
申请人： 宁波方太厨具有限公司
摘要： 本发明公开了一种单总线通讯的方法、系统、设备和介质，该方法包括：响应于复位操作请求，当定时器达到中断条件时，主机控制主程序中断；主机执行中断程序进行所述复位操作；当复位操作执行完毕后，主机控制主程序继续执行。通过定时器中断的方法，对操作时间进行累计计时。程序代码无需等待累计计时结束，而是在中断触发之后暂时执行中断程序处理通讯过程。有利于提高单总线通讯的效率，避免了单总线通讯占用大量处理器资源，从而提高处理器资源的利用率，以及提高了处理器的实时性。
-
-
-
-
-
-
-
-
-
搜索结果
1308 条记录 (耗时 0.014 秒)
