-
公开(公告)号：CN111133566B
公开(公告)日：2024-03-26
申请号：CN201780095340.9
申请日：2017-09-28
Applicant: 夏普株式会社
IPC: H01L21/768 , H01L23/522
Abstract: 源极电极(76)覆盖形成于无机绝缘膜(73)及无机绝缘膜(75)的一个接触孔(81)，且分别电连接于在接触孔(81)内露出的栅极电极(72)及电容电极(74)。
-
公开(公告)号：CN113287368B
公开(公告)日：2024-02-06
申请号：CN201980088682.7
申请日：2019-01-17
Applicant: 夏普株式会社
IPC: G09F9/00
Abstract: 包括；第一树脂层(8)，在构成TFT层的至少一层的无机绝缘膜(17)中，以将沿着弯曲部(B)的延伸方向形成的狭缝(S)填埋的方式设置；以及多个第一引绕配线(18h)，设置在第一树脂层平行地延伸，在第一树脂层(8)和各第一引绕配线(18h)之间，与第一树脂层(8)和各第一引绕配线(18h)接触，并且以与各第一引绕配线(18h)的至少一部分重叠的方式设置有第一保护层(7a)。(8)上，与弯曲部(B)的延伸方向正交的方向互相
-
-
公开(公告)号：CN115398514A
公开(公告)日：2022-11-25
申请号：CN202080099144.0
申请日：2020-04-09
Applicant: 夏普株式会社
IPC: G09F9/30
Abstract: 在显示区域内设置有非显示区域(N)，在非显示区域(N)中设置有贯通孔(H)，在非显示区域(N)中以包围贯通孔(H)的方式设置有多个内侧凸部(C)，各内侧凸部(C)的下层树脂层(8a)被形成于树脂基板层(10)的多个内侧狭缝(Sa)分离，多条显示用布线(14g)的一部分被贯通孔(H)断开，最靠显示区域侧的内侧狭缝(Sa)的底部的第一非显示导电层(34b)以与被贯通孔(H)断开的显示用布线(14g)中的靠贯通孔(H)侧的一个端部以及靠贯通孔(H)侧的另一个端部重叠的方式设置。
-
公开(公告)号：CN110892469B
公开(公告)日：2021-11-02
申请号：CN201780093231.3
申请日：2017-07-28
Applicant: 夏普株式会社
Abstract: 一种显示器件，其是具备树脂层(12)、及所述树脂层的上层的TFT层(4)，且在周缘设有弯曲部(CL)的显示器件，其具有与所述TFT层的端子连接、且穿过所述弯曲部的端子配线(TW)，所述端子配线包含：第一配线(WS1)及第二配线(WS2)，位于所述弯曲部的两侧；第三配线(WS3)，穿过所述弯曲部，且分别与所述第一配线及所述第二配线电连接；第四配线(WS4)，配置于与所述第三配线不同的层，且分别与所述第一配线及所述第二配线电连接。
-
Patent Agency Ranking
公开(公告)号：CN112740309A
公开(公告)日：2021-04-30
申请号：CN201880097809.7
申请日：2018-09-21
Applicant: 夏普株式会社
IPC: G09F9/30
Abstract: 由第一金属膜形成的第一金属层(14fa、14fb)沿着相邻的一对第三配线(18f、18g)呈岛状设置，使得与由相互平行地延伸由第一金属膜形成的多条第一配线(14d、14e)中的相邻的一对第一配线(14d、14e)，以及在与各第一配线(14d、14e)交叉的方向上相互平行地延伸的多条第三配线(18f、18g)中的相邻的一对第三配线(18f、18g)包围的区域重叠。
-
公开(公告)号：CN112655038A
公开(公告)日：2021-04-13
申请号：CN201880097155.8
申请日：2018-09-06
Applicant: 夏普株式会社
Abstract: 在有源矩阵基板的制造方法中，形成基底无机绝缘膜的工序包括：在基底无机绝缘膜上涂布抗蚀剂的工序；通过第一灰化处理，在抗蚀剂的表面形成凹凸面的灰化处理工序；以及接着灰化处理工序，通过进行第二灰化处理和基底无机绝缘膜的蚀刻处理，使基底无机绝缘膜的表面粗面化的粗面化工序。在形成半导体膜的工序中，半导体膜的至少一部分仿照基底无机绝缘膜的粗糙面，从而对表面进行粗面化。
-
公开(公告)号：CN108496244B
公开(公告)日：2021-04-13
申请号：CN201780008343.4
申请日：2017-01-16
Applicant: 夏普株式会社
IPC: H01L21/336 , G09F9/00 , G09F9/30 , H01L21/3205 , H01L21/768 , H01L23/522 , H01L23/532 , H01L29/786
Abstract: 半导体装置具备具有结晶质硅半导体层(13)的第1薄膜晶体管(101)和具有氧化物半导体层(23)的第2薄膜晶体管(102)，第1薄膜晶体管(101)的第1源极电极(31)、第1漏极(33)隔着第1层间绝缘层(L1)设置在结晶质硅半导体层之上，第2薄膜晶体管(102)的第2源极电极(25S)电连接到与第1源极电极、第1漏极电极由同一导电膜形成的配线(35)，配线(35)隔着第2层间绝缘层(L2)设置在第2源极电极(25S)之上，并且在包含形成于第2层间绝缘层(L2)的开口的第2接触孔内与第2源极电极(25S)接触，第2源极电极具有包含主层(25m)和配置在主层之上的上层(25u)的层叠结构，在第2层间绝缘层的开口的下方，上层(25u)具有第1开口部，主层(25m)具有第2开口部(p2)或凹部，当从基板的法线方向观看时，第2开口部(p2)或凹部比第1开口部(p1)大。
-
公开(公告)号：CN108701432B
公开(公告)日：2021-02-26
申请号：CN201780013382.3
申请日：2017-02-17
Applicant: 夏普株式会社
IPC: G09F9/00 , H01L21/336 , G02F1/1368 , H01L29/786 , G09F9/30
Abstract: 本发明的特征在于，包括：以覆盖栅极绝缘膜(45)及半导体膜(42)二者的形式形成导电膜(51)的导电膜形成工序，其中，栅极绝缘膜(45)覆盖在玻璃基板(32)上形成的栅极电极(37G)及栅极布线(35G)，半导体膜(42)在栅极绝缘膜(45)上形成在与栅极电极(37G)重叠的位置；第一蚀刻工序，通过对导电膜(51)进行蚀刻，从而形成与半导体膜(42)连接的源极用导电膜(46S)、及与半导体膜(42)连接的漏极用导电膜(46D)；抗蚀剂形成工序，其在第一蚀刻工序之后实行，形成覆盖半导体膜(42)、源极用导电膜(46S)、漏极用导电膜(46D的抗蚀剂(53R)；以及第二蚀刻工序，其在抗蚀剂形成工序之后实行，以抗蚀剂(53R)为掩模，实行可去除导电膜(51)的蚀刻。
-
公开(公告)号：CN110383434A
公开(公告)日：2019-10-25
申请号：CN201780087915.2
申请日：2017-03-07
Applicant: 夏普株式会社
IPC: H01L21/336 , H01L29/786
Abstract: 在栅电极形成工序中，在第一金属膜(18a)上，对惰性气体的大气添加氧气或者氮气而使第二金属膜(18b)成膜，在使第一金属膜(18a)以及第二金属膜(18b)图案化后，使用氧气或者氮气进行等离子体处理而形成第三金属膜(18c)，由此形成栅电极(18)。由此，抑制生产效率的降低并且防止形成针状结晶或者粒状结晶。
-
-
-
-
-
-
-
-
-
Search Results
100
records
(took 0.028 seconds)
