一种半导体晶圆剥铝返工方法
    1.
    发明公开

    公开(公告)号:CN118610075A

    公开(公告)日:2024-09-06

    申请号:CN202411081297.9

    申请日:2024-08-08

    发明人: 周恒 宋维聪

    摘要: 本发明公开了一种半导体晶圆剥铝返工方法,包括以下步骤:提供半导体晶圆,所述半导体晶圆包括铝层,以及位于铝层下的硅层;通过干法对部分铝层进行干法铝腐蚀;通过干法对腐蚀后的半导体晶圆进行干法扫硅渣,并同时进行超声波流水擦片;对剩余部分的铝层进行湿法铝腐蚀;对湿法铝腐蚀后的半导体晶圆进行漂洗并用刷子流水擦片,若合格则进行铝溅射,若不合格则重新漂洗并用刷子流水擦片至到合格,本发明通过分段剥铝,结合干法扫硅渣,以及通过刷子流水擦片的方式,可以提高剥铝的效率,减少返工时间,可为产能提升与提升产品良率起到极大作用。

    半导体装置及半导体装置的制造方法

    公开(公告)号:CN113474870B

    公开(公告)日:2024-09-06

    申请号:CN201980092814.3

    申请日:2019-02-28

    摘要: 本申请的发明涉及的半导体装置具有:半导体基板;第一电极,其设置于半导体基板之上;绝缘层,其具有在第一电极的上表面设置的第一部分;第二电极,其具有在第一电极的上表面设置的主要部分和与主要部分相连且攀上至第一部分之上的檐部;以及焊料,其将第二电极中的主要部分的上表面和与主要部分的上表面相连的檐部的上表面的一部分覆盖,绝缘层具有将檐部的上表面中的与被焊料覆盖的部分相比更靠檐部的端部侧的部分覆盖的第二部分和将第一部分与第二部分连接且将檐部的端部覆盖的第三部分。

    半导体器件的制备方法及半导体器件

    公开(公告)号:CN118431075A

    公开(公告)日:2024-08-02

    申请号:CN202410742886.0

    申请日:2024-06-07

    IPC分类号: H01L21/3205

    摘要: 本申请提供一种半导体器件的制备方法及半导体器件。所述方法包括:提供半导体衬底结构和金属薄膜结构;将所述半导体衬底结构和所述金属薄膜结构中的至少一者加热至贴合温度;将所述半导体衬底结构的部分表面与所述金属薄膜结构的部分表面相贴合;固定所述半导体衬底结构与所述金属薄膜结构的贴合状态。采用本方法制备半导体器件,可以降低半导体器件中金属薄膜的制备难度,缩短制备时间,提高制备效率,提高金属膜层的均匀性和制备纯度,进而可以提高半导体器件的良品率。

    一种控制栅金属化的制备方法
    5.
    发明公开

    公开(公告)号:CN118398483A

    公开(公告)日:2024-07-26

    申请号:CN202410545628.3

    申请日:2024-04-30

    发明人: 姚杰 刘宪周

    IPC分类号: H01L21/28 H01L21/3205

    摘要: 本申请提供一种控制栅金属化的制备方法,包括:步骤一,提供一衬底,在其上依次形成浮栅材料层和牺牲层;步骤二,形成沟槽,其位于牺牲层部分的宽度大于位于浮栅材料层部分的宽度;步骤三,在沟槽内形成隧道氧化层和第一多晶硅层后,在第一多晶硅层的顶部形成遮蔽层;步骤四,去除牺牲层后,依次沉积间隔材料层和第二多晶硅层;步骤五,自对准刻蚀形成浮栅和控制栅;步骤六,形成第一侧墙材料层后,刻蚀第一侧墙材料层和遮蔽层,露出第一多晶硅层和第二多晶硅层;步骤七,形成第二侧墙材料层后,刻蚀第二侧墙材料层,露出第一多晶硅层、部分第二多晶硅层和源/漏区;步骤八,形成金属硅化物。控制栅和字线以及源/漏区同时金属化,降低RC延迟。

    半导体装置
    6.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118284979A

    公开(公告)日:2024-07-02

    申请号:CN202280074081.2

    申请日:2022-09-22

    发明人: 近松健太郎

    摘要: 一种半导体装置(10),具有:与晶体管的源极电极电耦合的源极布线(18)、与晶体管的漏极电极电耦合的漏极布线(20)、与源极布线(18)电耦合的源极焊盘(14)、以及与漏极布线(20)电耦合的漏极焊盘(16)。源极布线(18)包含第一源极布线部(18A)和具有比第一源极布线部(18A)的宽度大的宽度的第二源极布线部(18B),漏极布线(20)包含第一漏极布线部(20A)和具有比第一漏极布线部(20A)的宽度大的宽度的第二漏极布线部(20B)。源极焊盘(14)在俯视图中与第二漏极布线部(20B)至少部分重叠,漏极焊盘(16)在俯视图中与第二源极布线部(18B)至少部分重叠。

    半导体结构及其形成方法
    7.
    发明公开

    公开(公告)号:CN118263188A

    公开(公告)日:2024-06-28

    申请号:CN202410683339.X

    申请日:2024-05-29

    摘要: 一种半导体结构及其形成方法,其中形成方法包括:提供衬底,包括若干有源区;在有源区上形成栅极结构以及源/漏区;在源/漏区表面以及栅极结构顶部表面形成硅外延层;在硅外延层上沉积形成金属层;进行退火工艺处理,使金属层和硅外延层反应,形成金属硅化物层;在衬底上形成介质层,介质层覆盖栅极结构、源/漏区;刻蚀介质层,形成接触孔,接触孔露出栅极结构顶部及源/漏区表面的金属硅化物层。通过在源/漏区表面以及栅极结构顶部表面形成硅外延层,使得通过退火工艺处理与金属层反应的硅的厚度增加,进而增加后续形成的金属硅化物层的厚度,使得刻蚀形成接触孔时避免过刻蚀衬底和栅极顶部,进而避免了导致的阻值异常偏大和结漏电等问题。

    光接收装置
    8.
    发明公开
    光接收装置 审中-公开

    公开(公告)号:CN118176584A

    公开(公告)日:2024-06-11

    申请号:CN202280071800.5

    申请日:2022-12-07

    摘要: 根据本公开一个实施方案的光接收装置包括:第一基板,其包括对光执行光电转换的多个光电转换部和累积由所述光电转换部执行光电转换而产生的电荷的累积部;层叠在第一基板上的第二基板,其包括读出电路,所述读出电路输出基于累积在所述累积部中的电荷的第一信号;和配线层,其包括将所述累积部和所述读出电路彼此电气连接的通孔,其中第一基板和第二基板层叠以使得第一基板的形成有元件的第一面和第二基板的形成有元件的第二面彼此相对,和所述通孔贯通所述配线层中的多个层。

    一种将DNA图案精确放置在基底表面的方法

    公开(公告)号:CN118173445A

    公开(公告)日:2024-06-11

    申请号:CN202211580072.9

    申请日:2022-12-09

    IPC分类号: H01L21/3205

    摘要: 本发明公开了一种将DNA折纸图案精确放置在基底表面的方法,其包括以下步骤:利用DNAbrick法设计DNA折纸结构图,将所有链进行混合并退火,形成DNA图案。对基底表面处理呈疏水性,并利用等离子体刻蚀法形成掩膜版。将掩膜版置于基底上,用APTES处理表面形成带正电单分子层,将DNA图案沉积于基底上,带负电DNA结构会特异性吸附于带正电APTES区域,实现了DNA图案的精确放置。优点:实现了DNA图案的确定性沉积,提高了实验产率及精度,为电子芯片图案提供一种精确定位方法。

    一种低翘曲的复合薄膜及其制备方法

    公开(公告)号:CN118173432A

    公开(公告)日:2024-06-11

    申请号:CN202410141196.X

    申请日:2024-01-31

    摘要: 本申请提供一种低翘曲的复合薄膜及其制备方法,所述复合薄膜从下至上依次包括支撑层、衬底层和有源层,所述支撑层的材质为金属材料;所述制备方法包括:准备衬底晶圆和供体晶圆;将衬底晶圆与供体晶圆键合得到复合薄膜;对复合薄膜的衬底层进行化学机械抛光,降低衬底层的粗糙度,获得光滑平坦的衬底层;在衬底层上镀一层支撑层。通过复合薄膜的衬底层进行磁控溅射,镀上一层坚硬的金属层作为支撑,以降低晶圆在后续工艺中发生的变形程度,达到降低翘曲的目的。