-
公开(公告)号：CN114026761B
公开(公告)日：2025-03-28
申请号：CN202080045785.8
申请日：2020-11-24
Applicant: 富士电机株式会社
Inventor： 中森昭
Abstract: 本发明的开关控制电路对开关元件的开关进行控制，其包括：检测电路，该检测电路检测流过所述开关元件的电流是否为过电流状态；第1信号输出电路，该第1信号输出电路输出表示所述过电流状态的期间是否比第1期间要长的第1信号；以及驱动电路，该驱动电路基于用于使所述开关元件导通的第1输入信号，使所述开关元件导通，在所述过电流状态的期间比所述第1期间要短的情况下，基于用于使所述开关元件截止的第2输入信号，经由第1开关使所述开关元件截止，在所述过电流状态的期间比所述第1期间要长的情况下，基于所述第2输入信号和所述第1信号，经由导通电阻比所述第1开关要大的第2开关使所述开关元件截止。
-
公开(公告)号：CN119698937A
公开(公告)日：2025-03-25
申请号：CN202380056915.1
申请日：2023-10-31
Applicant: 富士电机株式会社
Abstract: 本发明提供一种半导体装置。半导体装置具备半导体基板。半导体基板具有：晶体管部和二极管部，其沿着第一方向交替地配置，并在第二方向上具有长边；以及电流感测部，其在第二方向上与晶体管部相对地配置，晶体管部、二极管部和电流感测部具有第一导电型的漂移区、以及设置于漂移区与半导体基板的上表面之间的第二导电型的基区，在俯视时电流感测部被第二导电型的感测阱区包围，所述第二导电型的感测阱区设置为浓度比基区的浓度高且比基区距上表面更深，在第一方向上，相比于与电流感测部相对的晶体管部的宽度，感测阱区的宽度更大。
-
公开(公告)号：CN119654982A
公开(公告)日：2025-03-18
申请号：CN202380056908.1
申请日：2023-11-21
Applicant: 富士电机株式会社
Abstract: 本发明提供一种半导体装置，其具备晶体管部以及并列地配置的二极管部，晶体管部具有供多个台面部中的第一台面部与金属电极接触的第一接触部、以及供多个台面部中的比第一台面部距二极管部更远地配置的第二台面部与金属电极接触的第二接触部，第二接触部的下端配置在比第一接触部的下端更靠上方的位置。
-
公开(公告)号：CN113661571B
公开(公告)日：2025-03-14
申请号：CN202080026801.9
申请日：2020-08-27
Applicant: 富士电机株式会社
IPC: H01L23/532 , H01L23/522 , H01L21/768 , H01L21/60
Abstract: 提供一种半导体装置，能够防止设置在半导体基板上的防反射膜的分解反应以及布线层的腐蚀等，从而能够提高可靠性。具备布线层(11)、设置在布线层(11)上的氮化钛层(21)、设置在氮化钛层(21)上的氮氧化钛层(22)、设置在氮氧化钛层(22)上的氧化钛层(23)、以及设置在氧化钛层(23)上的表面保护膜(31、32)，设置有贯通氮化钛层(21)、氮氧化钛层(22)、氧化钛层(23)以及表面保护膜(31、32)来使布线层(11)的一部分露出的开口部(11b)，布线层(11)的露出的一部分构成焊盘(11a)。
-
公开(公告)号：CN111613667B
公开(公告)日：2025-03-04
申请号：CN202010000510.4
申请日：2020-01-02
Applicant: 富士电机株式会社
Abstract: 本发明提供一种绝缘栅极型半导体装置及其制造方法，能够抑制工时的增加、且能够与栅极沟槽的栅极绝缘膜相独立地进行虚设沟槽的栅极绝缘膜不良的筛查。包括以下工序：掘出栅极沟槽(51)和虚设沟槽(42)；隔着栅极绝缘膜(6)在虚设沟槽(42)中埋入虚设电极(72)，并且隔着栅极绝缘膜(6)在栅极沟槽(51)中埋入栅极电极(71)；以将虚设电极(72)上露出、且将栅极电极(71)覆盖的方式选择性地形成检查用绝缘膜(11)；在虚设电极(72)和检查用绝缘膜(11)上沉积检查用导电膜(20)；以及在检查用导电膜(20)与电荷输送区(1)之间施加电压，由此选择性地检查虚设沟槽(51)内的栅极绝缘膜(6)的绝缘特性。
-
Patent Agency Ranking
公开(公告)号：CN110164966B
公开(公告)日：2025-02-28
申请号：CN201811588060.4
申请日：2018-12-25
Applicant: 富士电机株式会社
Abstract: 本发明提供一种半导体装置，期望在RC‑IGBT的FWD区域中流通反向恢复电流的情况下，FWD区域不被破坏。半导体装置在一个半导体基板具有多个晶体管区域和多个二极管区域，具备：多个晶体管区域以及多个二极管区域，其分别从有源区域的一个端缘延伸至另一端缘；第一导电型的焊盘用阱区域，其与矩形环状的栅极流道区域接触，且设于栅极流道区域的内侧；第一导电型的集电极区域，其设于半导体基板的下表面侧，且至少设于晶体管区域；以及第二导电型的阴极区域，其设于半导体基板的下表面侧，且设于多个二极管区域，焊盘用阱区域的在与多个晶体管区域以及多个二极管区域的延伸方向正交的排列方向上的端部沿延伸方向延伸，在焊盘用阱区域的端部的下方设有集电极区域。
-
公开(公告)号：CN110534486B
公开(公告)日：2025-02-25
申请号：CN201910317888.4
申请日：2019-04-19
Applicant: 富士电机株式会社
Inventor： 新井伸英
IPC: H01L23/367 , H01L23/40 , H01L23/473 , H01L21/48
Abstract: 一种冷却装置，抑制异物残留在冷却翅片之间的情况。其用于包括半导体芯片的半导体模块，包括：壳体部，所述壳体部包括顶板、底板和侧壁板，所述侧壁板配置于顶板与底板之间，并且所述壳体部具有制冷剂流通部，所述制冷剂流通部被顶板、底板和侧壁板包围；多个第一冷却销，所述多个第一冷却销在壳体部的制冷剂流通部中固定于顶板；以及多个第二冷却销，所述多个第二冷却销在壳体部的制冷剂流通部中固定于顶板，与第一冷却销相比，从顶板向底板的厚度方向上的长度更长，一个以上的第一冷却销和一个以上的第二冷却销沿与顶板平行的面中的第一方向交替地各配置两次以上。
-
公开(公告)号：CN111668301B
公开(公告)日：2025-02-21
申请号：CN202010079019.5
申请日：2020-02-03
Applicant: 富士电机株式会社
Abstract: 本公开提供一种能够抑制工时的增加、且能够与栅极沟槽相独立地筛查虚设沟槽的栅极绝缘膜不良的绝缘栅极型半导体装置及其制造方法。绝缘栅极型半导体装置的制造方法包括以下工序：挖出虚设沟槽(41～45)，并且挖出具有呈U字状地包围虚设沟槽(41～45)的平面图案的栅极沟槽(40)；隔着栅极绝缘膜在虚设沟槽(41～45)和栅极沟槽(40)形成虚设电极和栅极电极；形成经由U字状的开口部来与虚设电极连接的试验用凸部以及试验用布线；以及对试验用布线与电荷输送区的下表面之间施加电压来检查虚设沟槽(41～45)内的栅极绝缘膜的绝缘特性。
-
公开(公告)号：CN114089150B
公开(公告)日：2025-02-18
申请号：CN202110575844.9
申请日：2021-05-26
Applicant: 富士电机株式会社
Inventor： 竹迫良纪
Abstract: 本发明提供半导体芯片的试验装置及试验方法，使半导体芯片的损坏发生时的接触探针以及测定台的维护为所需的最小限度。如果将被测定器件导通，则其漏极源极间电压Vds降低，漏极电流Id升高。接下来，如果关断被测定器件，则其漏极源极间电压Vds急剧增大，漏极电流Id降低。如果在漏极电流Id降低期间，漏极电流Id存在急剧变化，则被测定器件被判断为损坏。算出施加到该损坏的被测定器件的能量。仅在施加能量超过设定值时，将试验装置停止并指示更换接触探针或测定台、或者更换它们二者。由此，抑制维护成本。
-
公开(公告)号：CN113474886B
公开(公告)日：2025-02-18
申请号：CN202080016044.7
申请日：2020-08-31
Applicant: 富士电机株式会社
IPC: H01L23/60 , H01L23/544
Abstract: 提供一种半导体装置，其具备：半导体基板；温度感测部，其设置于半导体基板的正面；阳极焊盘和阴极焊盘，其与温度感测部电连接；正面电极，其被设定为预先确定的基准电位；以及双向二极管部，其以双向串联的方式电连接于阴极焊盘与正面电极之间。双向二极管部在正面可以配置于阳极焊盘与阴极焊盘之间。
-
-
-
-
-
-
-
-
-
Search Results
5171
records
(took 0.081 seconds)
