替换高速缓存上的数据的方法和高速缓存管理器

    公开(公告)号:CN108345548B

    公开(公告)日:2022-12-20

    申请号:CN201810038097.3

    申请日:2018-01-16

    Abstract: 公开替换高速缓存上的数据的方法和高速缓存管理器。提供一种用于替换易失性存储器高速缓存上的数据的方法。所述易失性存储器高速缓存包括一个或多个存储体,并且每个存储体包括多个存储线。所述方法包括:识别将被替换的所述多个存储线中的至少一个的替换ID;识别将被刷新的一个存储体的刷新存储体ID;确定替换ID和刷新存储体ID之间是否存在冲突;如果存在冲突,则选择新的替换ID。

    存储器系统及其控制方法
    62.
    发明授权

    公开(公告)号:CN107291379B

    公开(公告)日:2022-04-05

    申请号:CN201710102467.0

    申请日:2017-02-24

    Abstract: 一种存储器系统包括:一个或多个存储器模块,每个包括具有对应的写入提交策略的多个存储器件;以及耦合到一个或多个存储器模块的一个或多个存储器控制器,所述一个或多个存储器控制器具有可配置的写入操作协议以根据对应的写入提交策略而与存储器器件一起操作。

    重复删除DRAM系统算法架构的存储器模块及方法

    公开(公告)号:CN107273042B

    公开(公告)日:2021-10-08

    申请号:CN201710206477.9

    申请日:2017-03-31

    Abstract: 一种被配置为内部地执行存储器重复删除的重复删除存储器模块,包括:哈希表存储器,用于将多个数据块存储在包括哈希表的哈希表阵列中,哈希表中的每个包括物理桶和多个虚拟桶,虚拟桶中的每个包括物理桶中的一些,物理桶中的每个包括路;地址查找表存储器(ALUTM),包括多个指针,所述多个指针指示在物理桶中的相对应的一个物理桶中所存储的数据块中的每个的位置;和缓冲存储器,用于当哈希表阵列为满时,存储未被存储在哈希表存储器中的唯一的数据块;处理器;以及存储器,其中,存储器在其上存储有指令,该指令当由处理器执行时使得存储器模块与外部系统交换数据。

    高带宽存储器和系统
    64.
    发明公开

    公开(公告)号:CN111881071A

    公开(公告)日:2020-11-03

    申请号:CN202010324953.9

    申请日:2020-04-22

    Abstract: 一种高带宽存储器(HBM)包括存储器和控制器。所述控制器从所述HBM外部的处理器接收数据写入请求,并且所述控制器将对数据写入请求的数据的至少一个地址加以指示的条目存储在所述存储器中,并且基于包括稀疏数据或数据值相似度的数据写入请求来生成数据总线在数据写入请求的周期时间期间能够用于操作的指示。稀疏数据包括预定百分比的等于零的数据值,并且数据值相似度包括数据值的预定量的空间值局部度。稀疏数据的等于零的数据值的所述预定百分比和数据值相似度的数据值的空间值局部度的所述预定量均基于预定数据粒度。

    存储节点、混合存储器控制器及控制混合存储器组的方法

    公开(公告)号:CN111580749A

    公开(公告)日:2020-08-25

    申请号:CN202010211606.5

    申请日:2017-02-24

    Abstract: 一种混合存储器控制器,执行:接收第一中央处理单元(CPU)请求以向所述混合存储器组写入/从所述混合存储器组读取;通过对第一CPU请求译码和地址映射,将所述易失性存储器件识别为所述第一CPU请求的第一目标;在缓冲器中对所述第一CPU请求排队;接收第二CPU请求以向所述混合存储器组写入/从所述混合存储器组读取;通过对所述第二CPU请求译码和地址映射,将所述非易失性存储器件识别为所述第二CPU请求的第二目标;在所述缓冲器中对所述第二CPU请求排队;基于仲裁策略,对第一目标和第二目标中的相关联的一个目标生成与第一CPU请求和第二CPU请求中的一个对应的第一命令,并且响应于生成所述第一命令,对所述第一目标和第二目标中的相关联的另一个目标生成与所述第一CPU请求和所述第二CPU请求中的另一个对应的第二命令;以及向所述易失性存储器件和所述非易失性存储器件中的相应的存储器件发送所述第一命令和第二命令。

    嵌入式参考计数器和特殊数据模式自动检测

    公开(公告)号:CN110851074A

    公开(公告)日:2020-02-28

    申请号:CN201910457610.7

    申请日:2019-05-29

    Abstract: 提供一种包括了虚拟存储器空间、物理存储器空间和存储器管理器的重复数据删除存储器系统。存储器管理器生成被存储在物理存储器空间中的用户数据条目。用户数据条目表示出现在虚拟存储器空间中的预定粒度的唯一用户数据,并且包括第一部分和第二部分。第一部分包括与对应于用户数据条目的唯一用户数据在虚拟存储器空间中被复制的重复次数的数目有关的信息;并且第二部分包括所述唯一用户数据从其能够被重建的唯一用户数据的选定部分。如果唯一用户数据的重复次数的数目大于或等于预定数目,则第一部分可以包括对扩展参考计数器表或特殊数据模式表的索引。

    重复数据删除高速缓存及其方法

    公开(公告)号:CN110058805A

    公开(公告)日:2019-07-26

    申请号:CN201811583661.6

    申请日:2018-12-24

    Abstract: 本发明公开一种能重复数据删除高速缓存及其方法。能重复数据删除高速缓存包括能重复数据删除读取高速缓存及不能重复数据删除写入缓冲器。能重复数据删除高速缓存包括重复数据删除引擎以管理从能重复数据删除读取高速缓存的读取以及写入,且返回指示写入是否成功的写入状态信号。能重复数据删除高速缓存包括高速缓存控制器,包括:确定是否能够在能重复数据删除读取高速缓存找到请求的地址的高速缓存命中/未中检查;当能在能重复数据删除读取高速缓存找到所请求的数据时管理数据存取的命中块;当不能在能重复数据删除读取高速缓存找到所请求的数据时管理数据存取的未中块;将与对数据存取有关的信息存储在能重复数据删除读取高速缓存的历史存储。

    异构计算环境的设备和系统

    公开(公告)号:CN109508316A

    公开(公告)日:2019-03-22

    申请号:CN201810909419.7

    申请日:2018-08-10

    Abstract: 本发明提供一种设备,所述设备可包含可至少部分地由任务调度程序控制的异构计算环境,其中异构计算环境可包含:处理单元,具有配置成执行指令的固定逻辑电路;可重编程处理单元,具有配置成执行指令的可重编程逻辑电路,所述指令包含用以控制存储器内处理功能的指令;以及高带宽存储器裸片的堆叠,其中每一堆叠可配置成存储数据并提供由可重编程处理单元可控制的存储器内处理功能,从而使得可重编程处理单元至少部分地与高带宽存储器裸片一起堆叠。任务调度程序可配置成在处理单元与可重编程处理单元之间调度计算任务。本发明也提供一种异构计算环境的系统。

Patent Agency Ranking