-
公开(公告)号:CN118736999A
公开(公告)日:2024-10-01
申请号:CN202310331614.7
申请日:2023-03-30
申请人: 京东方科技集团股份有限公司
IPC分类号: G09G3/20 , G09G3/3233 , G09G5/10
摘要: 本申请提供了一种像素电路及其驱动方法、显示面板、显示装置。像素电路包括复位模块、驱动模块、第一补偿模块、第二补偿模块、数据写入模块和补偿单元。第一补偿模块用于在复位阶段和补偿阶段基于扫描信号线的信号导通,将第二电压端的第二电压传输至第二节点;第二补偿模块包括晶体管;数据写入模块用于在数据写入阶段基于第二栅极扫描线的信号导通,将数据信号线的数据电压传输至第三节点;补偿单元用于在补偿阶段,使得第三节点的电压为晶体管的阈值电压,并将晶体管的阈值电压保存,以及在数据写入阶段,使得第二节点的电压包括晶体管的阈值电压。采用本申请,能够提高发光亮度的均匀性,保证显示效果。
-
公开(公告)号:CN118692361A
公开(公告)日:2024-09-24
申请号:CN202310315932.4
申请日:2023-03-24
申请人: 京东方科技集团股份有限公司
IPC分类号: G09G3/32
摘要: 本发明提供一种像素电路、像素驱动方法和显示装置。像素电路包括发光元件、第一储能电路、驱动开关电路、第一数据写入电路、通断控制电路、第二数据写入电路和存储电路;驱动开关电路在控制节点的电位的控制下,控制控制电压端与发光元件之间连通或断开;第一数据写入电路在第一扫描信号的控制下,将第一数据电压写入控制节点;通断控制电路在通断控制信号的控制下,控制控制节点与写入节点之间连通或断开;第二数据写入电路在第二扫描信号的控制下,将第二数据电压写入存储节点。本发明具有较高的发光效率,并不存在不同的像素电路的发光电流大小不同引起的色偏现象。
-
公开(公告)号:CN114492276B
公开(公告)日:2024-08-20
申请号:CN202011267528.7
申请日:2020-11-13
申请人: 京东方科技集团股份有限公司
IPC分类号: G06F30/367 , G06F30/23 , G06T17/00 , G06F119/08
摘要: 本发明提供了一种薄膜晶体管的特性预测方法、装置及系统,所述方法包括:将用于制作待测薄膜晶体管的工艺条件、所述待测薄膜晶体管的二维结构参数以及物理参数输入至预先建立的器件特性模型,确定所述待测薄膜晶体管在标准温度值下的第一伏安特性曲线以及工作功率;将所述工作功率以及所述待测薄膜晶体管的三维结构参数和热量参数输入至预先建立的温度预测模型,确定所述待测薄膜晶体管在所述工作功率下的温度分布以及最高温度值;将所述最高温度值输入至所述器件特性模型,确定所述待测薄膜晶体管在所述最高温度值下的第二伏安特性曲线;根据所述第二伏安特性曲线与所述第一伏安特性曲线间的偏差,确定所述待测薄膜晶体管的特性变化趋势。
-
公开(公告)号:CN117651989A
公开(公告)日:2024-03-05
申请号:CN202280001913.8
申请日:2022-06-24
申请人: 京东方科技集团股份有限公司
IPC分类号: G09G3/3208 , G09G3/32 , G09G3/3225
摘要: 本公开提供一种像素电路、驱动方法和显示装置。像素电路包括发光元件、第一储能电路、第一驱动电路、第二驱动电路、第一驱动控制电路、第二驱动控制电路、第二储能电路和第一控制数据电压写入电路;第一控制数据电压写入电路在第一写入控制信号的控制下,控制将第一控制数据电压写入第三节点;第一驱动电路的第一端和所述第二驱动电路的第一端都与电源电压端电连接,第一驱动电路在其控制端的电位的控制下,驱动发光元件,第二驱动电路用于在其控制端的电位的控制下,驱动发光元件。本公开能够用于多灰阶显示,实现超常规256灰阶显示,能够在不大幅提高成本的前提下,增加显示灰阶个数。
-
公开(公告)号:CN117460992A
公开(公告)日:2024-01-26
申请号:CN202280001406.4
申请日:2022-05-24
申请人: 京东方科技集团股份有限公司
IPC分类号: G02F1/1362 , G02F1/13
摘要: 本公开实施例提供一种显示面板,包括阵列基板、对置基板、阵列基板和对置基板之间的隔垫物;阵列基板包括基底和基底上的多条信号线,多条信号线包括多条第一信号线和多条第二信号线,多条第一信号线和多条第二信号线交叉限定出多个第一区域,多个第一区域包括多个第一像素区、至少一个第二像素区和至少一个冗余区;第一信号线沿第一方向延伸,第二信号线包括沿第二方向延伸的本体部,至少一条第二信号线还包括与本体部连接的弯折部;第二像素区和冗余区位于弯折部沿第一方向的两侧,且弯折部朝向冗余区凸出;第二像素区在基底上的正投影面积大于第一像素区在基底上的正投影面积;隔垫物在基底上的正投影与冗余区在基底上的正投影至少部分交叠。
-
公开(公告)号:CN111584587B
公开(公告)日:2023-09-01
申请号:CN202010431623.X
申请日:2020-05-20
申请人: 京东方科技集团股份有限公司
IPC分类号: H10K59/123 , H10K59/131 , H10K59/126 , H10K71/00
摘要: 本发明涉及显示技术领域,尤其涉及一种显示面板及其制备方法和拼接屏。用于解决相关技术中,晶体管的有源层和信号线受到扇出引线的干扰而导致的晶体管的特性和均一性较差的问题。一种显示面板,显示面板具有显示区;显示面板包括扇出引线区,扇出引线区设置于显示区;扇出引线,设置于衬底上且位于扇出引线区;像素驱动电路,设置于所述扇出引线远离所述衬底的一侧,所述像素驱动电路包括晶体管;电场屏蔽图案,设置于像素驱动电路和扇出引线之间,且电场屏蔽图案在衬底上的正投影至少覆盖位于扇出引线区的晶体管的有源层,电场屏蔽图案用于接入一恒定的电压,对扇出引线作用于有源层的干扰信号进行屏蔽。
-
公开(公告)号:CN116312378A
公开(公告)日:2023-06-23
申请号:CN202310334228.3
申请日:2023-03-30
申请人: 京东方科技集团股份有限公司
IPC分类号: G09G3/3233 , G09G5/10
摘要: 本公开实施例公开一种像素电路、显示基板及像素驱动方法。在一具体实施方式中,该像素电路包括感测电路、数据写入电路、第一储能电路、驱动晶体管和发光器件;感测电路的第一端、驱动晶体管的控制极、第一储能电路的第一端和数据写入电路的第一端耦接于第一节点;驱动晶体管的第一极、第一储能电路的第二端和第一电源端耦接于第二节点;数据写入电路的控制端与第一扫描线耦接,数据写入电路的第二端和感测电路的第二端分别与数据线耦接;感测电路的控制端与第二扫描线耦接;感测电路的第三端、驱动晶体管的第二极和发光器件的第一极耦接于第三节点;感测电路的第四端与第二电源端耦接,发光器件的第二极与第三电源端耦接。
-
公开(公告)号:CN116149105A
公开(公告)日:2023-05-23
申请号:CN202310176931.6
申请日:2023-02-24
申请人: 京东方科技集团股份有限公司
IPC分类号: G02F1/1677 , G02F1/1676 , G02F1/167 , G02F1/1685
摘要: 本发明实施例公开一种电子纸显示面板及显示装置、驱动方法。在一具体实施方式中,电子纸显示面板包括第一基板、第二基板和位于第一基板与第二基板之间的像素界定部,所述像素界定部限定出多个像素单元,所述像素单元包括位于所述第一基板与所述第二基板之间的电子墨水层,所述电子墨水层包括黑色带电粒子,所述第一基板包括第一衬底和设置在所述第一衬底上的反射层,所述第二基板包括第二衬底和设置在所述第二衬底上的第一电极,至少一个所述像素单元包括设置在所述反射层上的多个第二电极,其中,至少部分所述第二电极的朝向或远离所述第一衬底的一侧设置有色阻层。该实施方式在缩短电子纸显示的响应时间的同时,可实现彩色显示,进一步可实现色彩饱和度可调的彩色显示。
-
公开(公告)号:CN115985245A
公开(公告)日:2023-04-18
申请号:CN202310117338.4
申请日:2023-01-30
申请人: 京东方科技集团股份有限公司
IPC分类号: G09G3/3208
摘要: 本申请实施例提供了一种像素电路及像素电路的驱动方法,包括:信号写入控制子电路、复位子电路、电压补偿子电路、驱动子电路及发光器件;所述信号写入控制子电路分别与所述复位子电路、所述电压补偿子电路连接,所述复位子电路、所述电压补偿子电路分别与所述驱动子电路连接,所述驱动子电路与所述发光器件连接;所述复位子电路,用于在所述信号写入控制子电路输入复位信号的情况下,对所述驱动子电路的控制端进行复位;所述电压补偿子电路,用于在所述信号写入控制子电路输入数据信号的情况下,对所述驱动子电路的控制端的数据信号进行电压补偿。通过电压补偿子电路对驱动子电路的控制端的数据信号进行电压补偿,可以减弱显示画面的残影现象。
-
公开(公告)号:CN115483323A
公开(公告)日:2022-12-16
申请号:CN202110603573.3
申请日:2021-05-31
申请人: 京东方科技集团股份有限公司
摘要: 本公开提供一种发光器件、发光基板和发光器件的制作方法。所述发光器件包括至少一个发光结构;所述发光结构包括:第一半导体层;发光层;第二半导体层所述第二半导体层与所述第一半导体层的掺杂离子电性相反;阻隔结构,具有暴露所述第二半导体层的开口,所述开口在所述第一半导体层所在平面的正投影位于所述发光层在所述第一半导体层所在平面的正投影内,且所述开口在所述第一半导体层所在平面的正投影面积小于所述发光层在所述第一半导体层所在平面的正投影面积;搭接电极,所述搭接电极位于所述阻隔结构背离所述第二半导体层的一侧,所述搭接电极通过所述开口与所述第二半导体层接触。
-
-
-
-
-
-
-
-
-