基于分布式服务总线的电能质量信息系统集成方法

    公开(公告)号:CN104036363A

    公开(公告)日:2014-09-10

    申请号:CN201410285891.X

    申请日:2014-06-24

    IPC分类号: G06Q10/06 G06Q50/06

    摘要: 本发明公开了电能质量信息管理技术领域中的一种基于分布式服务总线的电能质量信息系统集成方法。包括:分别将各层电能质量信息系统提供的电能质量业务和各层专业应用系统提供的专业应用业务封装成服务;部署封装的服务;为每个电能质量服务总线创建电能质量服务总线实例;将电能质量服务总线实例部署到相应的总线服务器并运行总线服务器;将各层电能质量信息系统封装的服务注册到上层电能质量服务总线的服务注册中心,将各层专业应用系统封装的服务注册到本层电能质量服务总线的服务注册中心;根据电能质量服务总线注册的服务信息进行服务调用。本发明解决了因集成服务数目过多而带来的管理问题以及性能瓶颈。

    一种多芯片并联功率模块
    62.
    实用新型

    公开(公告)号:CN214203683U

    公开(公告)日:2021-09-14

    申请号:CN202120523227.X

    申请日:2021-03-12

    IPC分类号: H01L25/07 H01L23/498

    摘要: 本实用新型公开了一种多芯片并联功率模块。该多芯片并联功率模块中的上功率模块包括覆铜陶瓷基板单元、信号汇集区域单元和芯片并联单元;下功率模块与上功率模块的结构相同;覆铜陶瓷基板单元包括栅极覆铜陶瓷基板、辅助源极覆铜陶瓷基板、漏极覆铜陶瓷基板和源极覆铜陶瓷基板;信号汇集区域单元包括栅极信号汇集区域、辅助源极信号汇集区域和源极信号汇集区域;漏极信号汇集区域设在上功率模块的漏极覆铜陶瓷基板的覆铜上;芯片并联单元中的MOSFET芯片并联组包括n个并联且沿周向排布的MOSFET芯片;MOSFET芯片的栅极、源极、辅助源极和漏极分别与相应的信号汇集区域连接。本实用新型解决了并联芯片间的电流分配不均衡的问题。

    一种功率模块
    63.
    实用新型

    公开(公告)号:CN213880658U

    公开(公告)日:2021-08-03

    申请号:CN202023175463.1

    申请日:2020-12-25

    IPC分类号: H05K7/14 H02M1/00

    摘要: 本实用新型公开了一种功率模块,包括上功率模块以及下功率模块;上功率模块包括覆铜陶瓷基板单元、信号汇集区域单元以及芯片并联单元;覆铜陶瓷基板单元包括栅极、源极、辅助源极以及漏极的覆铜陶瓷基板;漏极和源极的覆铜陶瓷基板叠层放置;信号汇集区域单元包括栅极、源极、辅助源极以及漏极的信号汇集区域;信号汇集区域分别设置在相对应的覆铜陶瓷基板的覆铜上;芯片并联单元包括三个并联的MOSFET芯片;MOSFET芯片的栅极、源极、辅助源极以及漏极分别与相对应的信号汇集区域相连接;上功率模块和下功率模块的结构相同;上功率模块的源极信号汇集区域与下功率模块的漏极信号汇集区域相连接。本实用新型能够改善电流分布的均匀性。

    一种用于压接型功率模块动态特性测试的电容串联母排

    公开(公告)号:CN211508886U

    公开(公告)日:2020-09-15

    申请号:CN202020289291.1

    申请日:2020-03-11

    IPC分类号: H02M1/00 G01R1/04 G01R31/00

    摘要: 本实用新型涉及一种用于压接型功率模块动态特性测试的电容串联母排,包括:高压电容器组、低压电容器组、叠层母排、压接型模块以及压接型模块连接板;高压电容器组包括多个高压电容器,呈环形排布;低压电容器组包括多个低压电容器,呈环形排布;高压电容器组与低压电容器组通过叠层母排串联连接,关于叠层母排镜像对称;压接型模块包括第一压接型模块和第二压接型模块,均与叠层母排连接。本实用新型中上述电容串联母排避免了路径重叠,从而可以减小功率回路的长度,达到了减小直流母排寄生电感的目的,实现了电容内部杂散电感的抵消,实现了叠层母排与电容器整体的寄生电感优化。(ESM)同样的发明创造已同日申请发明专利

    一种功率半导体器件的测试夹具

    公开(公告)号:CN213986715U

    公开(公告)日:2021-08-17

    申请号:CN202023243476.8

    申请日:2020-12-29

    IPC分类号: G01R31/26 G01R1/04

    摘要: 本实用新型公开了一种功率半导体器件的测试夹具。该测试夹具包括:PCB板和设置在PCB板上的绝缘插座、第一继电器、第二继电器、第三继电器、第一BNC母座以及第二BNC母座。第一继电器控制功率半导体器件的栅极和第一BNC母座的信号端或者屏蔽端连接,第二继电器控制第二BNC母座的屏蔽端和功率半导体器件的源极或者漏极连接,第三继电器控制第二BNC母座的信号端和功率半导体器件的源极或者漏极连接。该功率半导体器件的测试夹具通过继电器来改变连接关系,无需对被测器件的第三端进行弯折即可完成测试,防止了被测器件的损伤,同时,无需对被测器件进行位置更换即可切换被测参数,简化了测试工序。

    一种改善焊接型碳化硅功率模块电热性能的封装结构

    公开(公告)号:CN209312767U

    公开(公告)日:2019-08-27

    申请号:CN201920320415.5

    申请日:2019-03-14

    摘要: 本实用新型公开了一种改善焊接型碳化硅功率模块电热性能的封装结构,该封装结构包括铜底板,DBC板,碳化硅芯片,驱动信号端子和功率回路端子;所述碳化硅芯片,以每两个为一个单元进行并联,长边沿着所述铜底板的长边平行排列放置,每两个单元共用一块DBC板,所述两个单元为串联结构,所述DBC板固定在所述铜底板上;所述驱动信号端子采用顶针方式直接引出;所述功率回路端子采用带有螺纹的铜块引出。本实用新型通过优化碳化硅芯片放置方式、DBC分布方式和端子的引出方式,减小了电流路径长度,增大了电流路径宽度,提高了DBC板的底板面积利用率,增大了散热面积,减小了散热热阻,从而提高封装的电热性能。(ESM)同样的发明创造已同日申请发明专利