异构多核FPGA电路架构、构建方法及数据传输方法

    公开(公告)号:CN116757132A

    公开(公告)日:2023-09-15

    申请号:CN202310438719.2

    申请日:2023-04-20

    摘要: 本发明属于集成电路设计技术领域,具体涉及RISC‑V与ARM协同工作的异构多核FPGA电路架构、构建方法及数据传输方法。针对现有RISC‑V处理器与ARM处理器未能实时同步或协同工作的不足,本发明采用如下技术方案:RISC‑V与ARM协同工作的FPGA电路架构,包括:ARM处理器,由FPGA芯片自带,具有ARM一级指令数据cache缓存;RISC‑V处理器,基于FPGA PL设计,具有RISC‑V一级指令数据cache缓存;共用的二级cache缓存模块,从FPGA片外预取数据至片上缓存;总线模块;存储管理模块,连接二级cache缓存模块和RISC‑V处理器,管理ARM处理器、RISC‑V处理器、二级cache缓存模块的数据输入和输出。本发明的有益效果是:实现数据高效同步。