公开(公告)号：CN119576825A

公开(公告)日：2025-03-07

申请号：CN202510129739.0

申请日：2025-02-05

Applicant: 深圳市山海半导体科技有限公司

Inventor： 李明

IPC: G06F13/20 ,  G06F12/0811 ,  G06F5/06

Abstract: 本申请涉及一种跨时钟域数据锁存系统，包括第一时钟域模块，配置为生成符合第一时钟域时钟频率的代表第一时钟域数据更新的第一信号；锁存模块，耦合到所述第一时钟域模块，其包括一个或多个锁存器，配置为从所述第一时钟域模块接收数据并进行锁存；第二时钟域模块，耦合到所述锁存模块，配置为生成符合第二时钟域时钟频率的代表即将读取锁存模块中数据的第二信号，其中所述第二时钟域时钟频率高于所述第一时钟域时钟频率。本申请还涉及一种电子设备。本申请还涉及一种跨时钟域数据锁存方法。本申请针对跨时钟域的场景，减小了亚稳态发生的概率和负面影响。

公开(公告)号：CN119576415A

公开(公告)日：2025-03-07

申请号：CN202311140998.0

申请日：2023-09-05

Applicant: 华为技术有限公司

Inventor： 于安坤 ,  赵波 ,  吴启庆 ,  侯冰剑

IPC: G06F9/312 ,  G06F9/38 ,  G06F12/02 ,  G06F12/0811 ,  G06F12/0868

Abstract: 本申请提供一种数据访问方法、装置及系统，属于存储技术领域，该方法包括：接收数据请求，数据请求用于指示多个源存储地址以及目标数据类型；基于数据请求，从内存中读取多个源存储地址中每个源存储地址所指示的第一内存块，第一内存块的长度为访问内存的基本单位；从每个源存储地址所指示的第一内存块中，提取每个源存储地址的数据；按照缓存行的长度合并每个源存储地址的数据，得到第二内存块；向处理子系统发送第二内存块，以使得处理子系统缓存第二内存块。本申请能够减小芯片制造成本，也不会影响非稀疏地址和不连续地址访问之外的其他数据访问场景的数据加载性能。本申请用于数据访问。

公开(公告)号：CN118363884B

公开(公告)日：2025-02-18

申请号：CN202410531019.2

申请日：2024-04-29

Applicant: 北京泰迪未来科技股份有限公司

Inventor： 赵光鹏

IPC: G06F12/0811 ,  G06F12/0877

Abstract: 本发明公开了一种分布式多级缓存方法及装置，其中方法包括当预设管理平台中缓存项信息被修改后，获取所述预设管理平台发送的事件变更消息；将对所述缓存项信息进行变更的信息广播至服务实例中，以使所述对应的服务实例在接收到广播消息后，从分布式缓存中拉取最新的缓存数据，并更新至进程缓存内。通过事件通知机制，在数据变化时，由管理端告知各分布式服务去拉取缓存并完成无感知的更新，缓存不会按时间过期，接口请求访问时只需要访问进程内缓存，解决缓存穿透和更新缓存时服务抖动的问题，同时也解决了缓存更新的时效性问题。

公开(公告)号：CN114201416B

公开(公告)日：2025-02-14

申请号：CN202111422991.9

申请日：2021-11-26

Applicant: 智新科技股份有限公司

Inventor： 周鹏 ,  夏洋 ,  周健 ,  王健

IPC: G06F12/0842 ,  G06F12/0811 ,  G06F12/084 ,  G06F15/78 ,  G06F15/173

Abstract: 本申请提供一种控制核MCU和计算核MPU的通信调度方法，利用SOC芯片的片内高速总线和片上高速缓存提升控制核MCU和计算核MPU的通信效果，并通过所述MCU核上接入CP代理，所述MPU核上接入AP代理，以控制所述MCU核上的CP应用和所述MPU核上的AP应用之间的通信；设置所述CP应用的与所述AP应用对所述片上高速缓存的并发访问优先级，并根据所述CP应用的与所述AP应用的并发访问优先级设置所述CP代理与所述AP代理的并发访问优先级；其中，所述CP代理和所述AP代理在调度中用于监听、缓存和转发所述CP应用与所述AP应用产生的服务请求和服务结果。实现提高智能网联汽车CP应用和AP应用之间通信带宽和通信可靠性，同时降低现有车身网络中的通信负载，降低通信时延。

公开(公告)号：CN119357080A

公开(公告)日：2025-01-24

申请号：CN202310916008.1

申请日：2023-07-24

Applicant: 华为技术有限公司

Inventor： 王克锋

IPC: G06F12/0811 ,  G06F12/0842 ,  G06F12/0804 ,  G06F12/1009

Abstract: 本申请实施例提供一种发送方法、访问方法、发送装置和访问装置，涉及计算机领域，解决了高带宽存储器用作缓存时如何兼顾大带宽和小内存容量的问题。具体方案为：获取进程的访问请求，访问请求包括第一指示信息和第二指示信息，第一指示信息用于指示进程的优先级，第二指示信息用于指示进程的需要带宽；若第一指示信息为第一优先级，且第二指示信息指示进程的需要带宽大于或等于预设值，生成第三指示信息，第三指示信息用于指示将访问请求对应的数据存储至高带宽存储器；基于第三指示信息发送访问请求。本申请实施例用于高带宽存储器用作缓存时进行存储的过程。

公开(公告)号：CN118672942B

公开(公告)日：2025-01-21

申请号：CN202411161694.7

申请日：2024-08-23

Applicant: 山东浪潮科学研究院有限公司

Inventor： 周凯 ,  王帅 ,  赵鑫鑫 ,  姜凯

IPC: G06F12/0811 ,  G06F12/084 ,  G06F12/0842 ,  G06T1/60

Abstract: 本发明涉及芯片缓存领域，具体是一种面向GPGPU多核系统的多级缓存系统及方法。针对内存访问带宽的限制，设计了一种基于自循环数据预取机制的L0指令缓存，通过对指令数据的高效预取访问机制，减少了计算核心对L1缓存数据的访问频率和缓存系统的带宽压力。针对缓存一致性和访存延时问题，提供一种基于共享标签状态保持的多级缓存架构，通过深入研究多级缓存系统中标签的相互关系，优化了标签比较过程，减少了不必要的标签比较次数。同时在各级缓存中引入状态标记机制，能够在不同缓存层级之间维护数据的一致性。这种状态标记不仅包括数据有效性信息，还涵盖了数据来源和目的地信息，确保了在多级缓存系统中数据的准确性和时效性。

公开(公告)号：CN118820133B

公开(公告)日：2025-01-10

申请号：CN202411314090.1

申请日：2024-09-20

Applicant: 朗坤智慧科技股份有限公司

Inventor： 袁存发 ,  汤世康 ,  陆文迪 ,  张强 ,  赵剑之 ,  李重阳 ,  严德玉

IPC: G06F12/0811 ,  G06F12/123 ,  G06F16/23 ,  G06F16/2455 ,  G06N20/00

Abstract: 本发明涉及计算机工程技术领域，公开了一种实现工业数据分布式多级缓存一致性的方法及系统，包括：接收数据写入请求，设计多级缓存的一致性协议和分层缓存淘汰策略；设置多级缓存分类和组合方法，分类存储缓存数据，使用不同缓存层级处理不同缓存写入操作，根据实时监控的访问模式和数据特性，动态调整缓存的层次和策略，进行数据库更新；发送缓存更新消息给所有应用节点，节点收到缓存更新消息，更新本地缓存。本发明的多级缓存系统通过灵活的缓存组合、动态调整和智能预热，有效提高系统的整体性能和响应速度，减少首次访问延迟和突发流量的影响。多级缓存一致性协议确保了不同缓存层次间的数据一致性，增强系统的可靠性。

公开(公告)号：CN119226189A

公开(公告)日：2024-12-31

申请号：CN202311653346.7

申请日：2023-12-04

Applicant: 英特尔公司

Inventor： C·J·休斯 ,  Z·王 ,  D·鲍姆 ,  V·R·马杜里 ,  C·但 ,  J·努兹曼

IPC: G06F12/0862 ,  G06F12/0811 ,  G06F9/54 ,  G06F9/30 ,  G06F15/163

Abstract: 描述了用于利用提示来预取数据的装置和方法。例如，处理器的一个实施例包括：多个核心，用于处理指令；多个核心中的第一核心包括：解码器电路，用于对指示存储器操作的指令解码，存储器操作包括具有共享数据提示的第一类型的加载操作以及不具有共享数据提示的第二类型的加载操作；执行电路，用于执行指令以执行存储器操作；以及数据预取电路，用于响应于存储器操作而将跟踪数据存储在跟踪数据结构中，该跟踪数据的部分与第一类型的加载操作相关联；并且数据预取电路用于使用该跟踪数据来检测存储器访问模式，数据预取电路用于使用共享数据提示至少部分地基于跟踪数据的、与第一类型的加载操作相关联的部分来响应性地发出一个或多个预取操作。

公开(公告)号：CN117519799B

公开(公告)日：2024-12-24

申请号：CN202311466452.4

申请日：2023-11-06

Applicant: 摩尔线程智能科技(北京)股份有限公司

Inventor： 请求不公布姓名

IPC: G06F9/38 ,  G06F12/0811 ,  G06F12/0875 ,  G06T1/20 ,  G06T1/60

Abstract: 本公开提供了一种指令调度方法及装置、和电子设备，该指令调度方法应用于图形处理器中，该方法包括：取回第一指令；检查所述第一指令是否符合调度条件，所述调度条件包括：所述第一指令不依赖于其他未执行完成的指令；在所述第一指令符合所述调度条件的情况下，调度所述第一指令；执行所述第一指令，并广播所述第一指令的执行信息。

公开(公告)号：CN112069090B

公开(公告)日：2024-12-17

申请号：CN202010825209.7

申请日：2017-09-01

Applicant: 超威半导体公司

Inventor： 威廉·L·沃克

IPC: G06F12/0811

Abstract: 本发明涉及用于管理高速缓存层级结构的系统和方法。公开了处理器核心；一个或多个低级高速缓存，其可由所述处理器核心访问；高级高速缓存，其可由所述处理器核心和所述一个或多个低级高速缓存访问；以及控制器，用于：对从所述一个或多个低级高速缓存逐出的低级高速缓存牺牲者进行计数；在所述低级高速缓存牺牲者的计数不大于阈值数量时，将所述低级高速缓存牺牲者中的每个低级高速缓存牺牲者存储到系统存储器；以及当所述低级高速缓存牺牲者的所述计数大于所述阈值数量时，将在超过所述阈值数量之后逐出的一个或多个低级高速缓存牺牲者存储到所述高级高速缓存。