-
公开(公告)号：CN112786465A
公开(公告)日：2021-05-11
申请号：CN201911080506.7
申请日：2019-11-07
Applicant: 长鑫存储技术有限公司
Inventor： 吴秉桓
IPC: H01L21/60 , H01L23/488
Abstract: 本发明涉及一种半导体结构及其制备方法；包括：基底，基底内形成焊盘；第一聚合物层，位于基底上；介电层，位于第一聚合物层的上表面；第一开口，沿厚度方向贯穿介电层及所述第一聚合物层；重布线层，位于介电层上及所述第一开口内；第二聚合物层，位于介电层的上表面；第二开口，位于第二聚合物层内。上述半导体结构中通过在重布线层与第一聚合物层之间增设介电层，可以避免对金属刻蚀腔室造成污染，且可以保护第一聚合物层不会造成损伤；又由于介电层的硬度较大，在形成焊线时可以提供应力反馈，从而避免焊线脱落。
-
公开(公告)号：CN112582364A
公开(公告)日：2021-03-30
申请号：CN201910942180.8
申请日：2019-09-30
Applicant: 长鑫存储技术有限公司
Inventor： 吴秉桓
IPC: H01L23/488 , H01L21/60
Abstract: 本发明涉及半导体制造技术领域，尤其涉及一种焊盘结构及其形成方法、半导体器件及其形成方法。所述焊盘结构包括：焊盘本体，包括相对分布的上表面和下表面，所述下表面用于与芯片的内部电路电连接；沟槽，自所述上表面向所述焊盘本体的内部延伸，将所述焊盘本体分隔为测试区域和焊接区域；保护层，至少覆盖于所述沟槽的底壁。本发明分隔了测试区域与焊接区域，避免了因探针测试而导致的封装连线易失败的问题，同时避免了外界环境对所述测试区域与所述焊接区域之间的芯片的损伤，提高了半导体器件的良率和性能稳定性。
-
公开(公告)号：CN111769089A
公开(公告)日：2020-10-13
申请号：CN201910263283.1
申请日：2019-04-02
Applicant: 长鑫存储技术有限公司
Inventor： 吴秉桓
IPC: H01L23/48 , H01L23/535 , H01L23/31 , H01L21/60
Abstract: 本发明实施例涉及一种半导体结构及其制造方法，半导体结构包括：第一半导体单元以及位于第一半导体单元内的第一TSV结构，第一半导体单元顶部表面露出第一TSV结构；位于第一半导体单元顶部表面的层间接合层，层间接合层内具有互连结构，互连结构包括至少一层导电层，互连结构具有顶端和与所述顶端相对的底端，且第一TSV结构与所述互连结构的底端相接触；位于层间接合层表面的第二半导体单元，第二半导体单元与第一半导体单元分别位于层间接合层相对的两侧，第二半导体单元内具有第二TSV结构，第二TSV结构与互连结构的顶端相接触。本发明实施例提供的半导体结构的整体厚度薄，且有利于减小半导体结构的电阻值，改善半导体结构的性能。
-
公开(公告)号：CN111261602A
公开(公告)日：2020-06-09
申请号：CN201811458490.4
申请日：2018-11-30
Applicant: 长鑫存储技术有限公司
Inventor： 吴秉桓
IPC: H01L23/48 , H01L21/768
Abstract: 本公开提供一种用于半导体结构的互连方法与半导体结构。互连方法包括：提供堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；形成硅通孔于所述堆叠结构，所述硅通孔与第一数量条金属导线相连接；对与所述硅通孔相连接的第二数量条所述金属导线进行绝缘处理，所述第二数量小于所述第一数量；填充导电材料于所述硅通孔。本公开的互连方法可以通过一次掩模刻蚀制程制作使堆叠结构中各层晶圆或芯片进行电连接的半导体结构。
-
公开(公告)号：CN111244054A
公开(公告)日：2020-06-05
申请号：CN201811434025.7
申请日：2018-11-28
Applicant: 长鑫存储技术有限公司
IPC: H01L23/482 , H01L23/48 , H01L21/768 , H01L21/60 , H01L25/065
Abstract: 本发明半导体技术领域，提出一种半导体器件，该半导体器件包括堆叠结构以及电极；堆叠结构至少包含一个芯片；电极位于堆叠结构的侧表面，电极在芯片厚度方向的长度大于或等于芯片的厚度。该半导体器件避免采用微凸起连接，使堆叠结构的厚度减薄，有利于实现薄型化。电极设于堆叠结构的侧表面，不必在布线层设置连接处，设计电路时不必考虑预留连接位置，不会造成芯片上电路布局设置的限制。电极在芯片厚度方向的长度大于或等于芯片的厚度，便于连接多个芯片上的电路。
-
Patent Agency Ranking
公开(公告)号：CN111199933B
公开(公告)日：2025-02-25
申请号：CN201811385525.6
申请日：2018-11-20
Applicant: 长鑫存储技术有限公司
IPC: H01L23/485 , H01L21/60
Abstract: 本公开是关于一种重布线层结构、重布线层结构的制造方法以及半导体结构。该重布线层结构包括：重布线层，设置于衬底上，所述重布线层包括焊垫部和与所述焊垫部连接的导线部；其中，所述焊垫部的厚度大于所述导线部的厚度。本公开提供的重布线层结构，焊垫部相对导线部具有较厚的厚度，较厚的焊垫部能够在封装金或铜打线时提供较多的撞击缓冲区，以避免衬底受力破裂，同时也避免了在增加焊垫部厚度时而引起增加导线间的寄生电容的问题。
-
公开(公告)号：CN111261602B
公开(公告)日：2025-01-17
申请号：CN201811458490.4
申请日：2018-11-30
Applicant: 长鑫存储技术有限公司
Inventor： 吴秉桓
IPC: H01L23/48 , H01L21/768
Abstract: 本公开提供一种用于半导体结构的互连方法与半导体结构。互连方法包括：提供堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；形成硅通孔于所述堆叠结构，所述硅通孔与第一数量条金属导线相连接；对与所述硅通孔相连接的第二数量条所述金属导线进行绝缘处理，所述第二数量小于所述第一数量；填充导电材料于所述硅通孔。本公开的互连方法可以通过一次掩模刻蚀制程制作使堆叠结构中各层晶圆或芯片进行电连接的半导体结构。
-
公开(公告)号：CN112786458B
公开(公告)日：2025-01-10
申请号：CN201911080780.4
申请日：2019-11-07
Applicant: 长鑫存储技术有限公司
Inventor： 吴秉桓
IPC: H01L21/56 , H01L21/027 , H01L21/304 , H01L23/29 , H01L23/31 , H01L23/544
Abstract: 本发明涉及一种半导体结构及其制备方法；包括如下步骤：提供晶圆，晶圆内具有切割道，切割道内具有测试焊盘、第一测试结构及第二测试结构；第二测试结构位于第一测试结构的下方，第二测试结构与第一测试结构之间的横向间距至少为测试焊盘的宽度；于晶圆上形成保护层，保护层至少覆盖切割道；对保护层进行曝光显影，以使得第一测试结构上方保留的保护层的厚度大于第二测试结构上方保留的保护层的厚度。上述半导体结构的制备方法将第二测试结构上方的保护层去除减薄，可以减少切割道内保护层的量，在使用锯刀进行晶圆切割时，可以避免保护层沾粘锯刀，从而提高产能并节约制造成本。
-
公开(公告)号：CN111696914B
公开(公告)日：2022-12-23
申请号：CN201910194747.8
申请日：2019-03-14
Applicant: 长鑫存储技术有限公司
Inventor： 吴秉桓
IPC: H01L21/768
Abstract: 本公开提供一种互连线结构的制备方法。该互连线结构的制备方法在第一介电层位于各第一沟槽内的区域形成空腔，且向空腔内填充预设介质，通过第二导电层的第二沟槽去除各空腔内的预设介质，并形成覆盖第二导电层的第二介电层，该第二介电层填充各第二沟槽，并覆盖各空腔的开口，以使各空腔与外界隔绝。本公开能够在任意相邻的两个第一互连线之间形成空腔，降低了互连线之间的寄生电容，有利于提升信号传输的性能。
-
公开(公告)号：CN114256136A
公开(公告)日：2022-03-29
申请号：CN202011001855.8
申请日：2020-09-22
Applicant: 长鑫存储技术有限公司
IPC: H01L21/768 , H01L23/48
Abstract: 一种接触窗结构、金属插塞及其形成方法，所述接触窗结构的形成方法、半导体结构，在目标层表面上形成环形垫片，所述环形垫片中间具有暴露出目标层部分表面的中央通孔；形成覆盖所述基底、目标层和环形垫片的介质层；刻蚀所述介质层，在所述介质层中形成与中央通孔连通的刻蚀孔；沿刻蚀孔和中央通孔去除所述环形垫片，使得中央通孔的尺寸变大，所述刻蚀孔与尺寸变大后的中央通孔构成接触窗结构。通过形成的环形垫片，在形成接触窗结构时，通过去除所述环形垫片时，可以使得中央通孔的尺寸变大，从而使得接触窗结构底部的尺寸会变大，在接触窗结构中形成金属插塞时，使得金属插塞底部与目标层的接触面积增大，减小了两者的接触电阻。
-
-
-
-
-
-
-
-
-
Search Results
121
records
(took 0.043 seconds)
