-
公开(公告)号：CN104090738A
公开(公告)日：2014-10-08
申请号：CN201410252082.9
申请日：2014-06-09
申请人： 中国建设银行股份有限公司
IPC分类号： G06F7/76
摘要： 本发明提供了序列号转换方法，包括：根据35位序列号的后10位的连续非零有效位数确定转码方式，若连续非零有效位数为0-3，则将35位序列号分拆为3部分转码为19位序列号，若连续非零有效位数为4-7，则将35位序列号分拆为4部分转码为19位序列号，以及包括：根据19位序列号最后4位解码得到的3字节整数确定转码方式，若3字节整数的高2bit为第一标识码，则将19位序列号分拆为3部分转码为35位序列号；若所述3字节整数的高2bit为第二标识码，则将19位序列号分拆为4部分转码为35位序列号。本发明还提供了相应的装置。实施上述方法和装置，可实现序列号的高效、唯一、可逆转换。
-
公开(公告)号：CN103988171A
公开(公告)日：2014-08-13
申请号：CN201280061198.3
申请日：2012-11-21
申请人： 国际商业机器公司
IPC分类号： G06F7/76
CPC分类号： G06F7/483 , G06F2207/382
摘要： 提供用于在数据处理系统中执行浮点算术运算的机制。接收浮点算术运算的多个浮点操作数，并且对多个浮点操作数中的至少一个浮点操作数的尾数中的位进行移位。尾数中被移位到至少一个浮点操作数的尾数的位范围以外的一个或者多个位被存储，并且基于所存储的、该尾数中被移位到至少一个浮点操作数的尾数的位范围以外的一个或者多个位生成矢量值。基于矢量值和多个浮点操作数生成用于浮点算术运算的结果值。
-
公开(公告)号：CN103942032A
公开(公告)日：2014-07-23
申请号：CN201310018199.6
申请日：2013-01-18
申请人： 纽海信息技术(上海)有限公司
发明人： 胡明
IPC分类号： G06F7/76
摘要： 本发明揭示了一种数据分拆处理系统及方法，包括分路器、组帧器、锁存器、读写器、乘法器、累加器、计数器。其中，分路器将一路输入数据拆分为多路处理数据，输出至组帧器。组帧器将多路处理数据组合成数据帧，并且在每一帧添加数据头，将数据帧输出至锁存器。锁存器与读写器相连接，读写器接收选择信令，根据选择信令读写锁存器，锁存器将被读写的数据帧中相应的处理数据输出至乘法器。乘法器将处理数据乘以预设比例系数，输出至累加器。累加器将处理后的处理数据累加，通过计数器记录累加个数。采用了本发明的技术方案，可以将不同数据大小和数据格式的处理数据进行统一处理，并且统一处理的数据能够有统一的校验和统一的管理。
-
公开(公告)号：CN103777919A
公开(公告)日：2014-05-07
申请号：CN201210397901.X
申请日：2012-10-18
申请人： 中兴通讯股份有限公司
IPC分类号： G06F7/76
摘要： 本发明公开了一种基于阵列处理器的多地址数据排列方法及装置，所述方法包括：将LTE？PUSCH符号级链路处理划分成五个操作过程kernel，以分别完成快速傅立叶变换FFT、信道估计CHE、最小均方差MMSE、离散傅立叶逆变换IDFT以及解调制LLR；在执行完FFT的操作过程后，通过内部交换网对以紧凑方式存储在L1D缓存之中的资源块RB数据按照之后各个kernel的不同输入排列需求进行紧凑排序。本发明可自适应各种不同的排序情况，并且通过对实际排序情况进行归纳提炼，整理出各种情况下的排序策略选择，设计出优化的取数方式、循环移位方式以及掩码策略，从而对在阵列处理器中实现RB数据流排序进行了优化。
-
公开(公告)号：CN101763242B
公开(公告)日：2011-06-29
申请号：CN201010300018.5
申请日：2010-01-04
申请人： 上海交通大学
摘要： 本发明公开了一种计算机技术领域的二进制翻译中的字节序调整方法，包括以下步骤：动态二进制翻译系统的执行引擎加载源程序可执行映像，将各个程序段的内容进行字节序调整，同时调整加载进来的参数个数、参数内容和环境变量；修改表示内存访问的中间指令的有效地址，使修改后的有效地址的表达符合源程序内存访问指令的语义，以在内存中加载或存储正确的数据；前端解码器将源程序指令翻译为中间指令，然后将生成的中间指令加入到构建的中间指令基本块中，直到发生直接跳转或系统调用，则结束当前基本块的构造，并将该基本块发送到后端执行。本发明采用修改内存地址的方法避免了内存数据字节顺序的搬移，高效准确，在二进制翻译领域具有通用性。
-
公开(公告)号：CN101101538A
公开(公告)日：2008-01-09
申请号：CN200710141073.2
申请日：1998-06-05
申请人： 松下电器产业株式会社
IPC分类号： G06F7/76
CPC分类号： G06F7/76
摘要： 本发明公开一种运算装置，具有将从外部输入的数字数据作为P位的数字数据进行存储的输入寄存器101、存储Q位的数字数据的输出寄存器107和将从输入寄存器101输出的P位的数字数据102作为第1输入数据、将从输出寄存器输出的Q位的数字数据103作为第2输入数据并根据从外部输入的控制数据104从第1输入数据102的位和第2输入数据103的位中选择应输出其值的位从而将由该选择的位的值构成的Q位的数字数据106向输出寄存器107输出的输出位选择单元105，该运算装置用于图象处理系统，适合于高速地进行代码的多路化处理或分离处理。
-
公开(公告)号：CN101055516A
公开(公告)日：2007-10-17
申请号：CN200710099807.5
申请日：2007-05-30
申请人： 北京天碁科技有限公司
发明人： 周涛
摘要： 本发明提供了一种实现二进制多项式运算的硬件配置方法及硬件系统，方法包括：对于采用串行数据输入的n个线性反馈移位寄存器，每个寄存器按输入输出顺序分别代表二进制多项式的x1至xn中的一项；通过在各寄存器的输入端口设置实现选择功能的组合逻辑单元，来设置该寄存器的前一个寄存器所对应的二进制多项式的项的系数。本发明能够在硬件上灵活配置移位寄存器的线性反馈移位逻辑，可以完成不同方案的二进制多项式运算，包括不同长度的方案，从而极大提高了硬件实现的效率和系统的灵活性。
-
公开(公告)号：CN101008890A
公开(公告)日：2007-08-01
申请号：CN200710003017.2
申请日：2007-01-30
申请人： 金蝶软件(中国)有限公司
发明人： 乔昕明
摘要： 本发明提供了一种整型数据的压缩方法和装置，对应于正整数，所述方法包括：获取所需压缩的数据；判断该数据是否小于2的(4X－1)次方，所述数值X由预先设置的待压缩数据的类型获得；如果是，则将该数据转换为二进制后，以正数形式存储至X/2个字节中；如果否，则将该数据转换为二进制后，当前X/2个字节以负数形式存储，剩余部分存储在后续的X/2个字节中。对应于负整数的压缩解压方法与正整数相似。本发明通过符号位的应用，将数据集中预置有数据类型的待压缩数据划分为：能以该类型原所需字节的一半完成存储的数据、和不能以该类型原所需字节的一半完成存储的数据，从而分别进行存储，以实现压缩存储，在增加很少CPU耗费的情况下可以有效降低数据存储空间占用和数据传输带宽占用。
-
公开(公告)号：CN118567610A
公开(公告)日：2024-08-30
申请号：CN202411052381.8
申请日：2024-08-01
申请人： 北京壁仞科技开发有限公司 , 上海壁仞科技股份有限公司
IPC分类号： G06F7/76
摘要： 本发明的实施例涉及一种用于生成输入掩码张量的方法、计算设备、存储介质和计算机程序产品。该方法在设备端处执行，并且包括：至少基于输入张量，确定输入掩码张量的张量维度和用于填充输入掩码张量的数据；以及由设备端中的至少一个计算单元，基于输入掩码张量的张量维度和用于填充输入掩码张量的数据，生成输入掩码张量，其中，所生成的输入掩码张量中的数据为比特型数据。本发明的实施例能够在设备端处直接生成用于masked_fill函数的输入掩码张量，省略了主机端与设备端之间关于输入掩码张量的传输过程，节省时间。
-
公开(公告)号：CN117632085B
公开(公告)日：2024-04-19
申请号：CN202410101362.3
申请日：2024-01-24
申请人： 北京壁仞科技开发有限公司 , 上海壁仞科技股份有限公司
摘要： 本发明的实施例涉及一种用于掩码张量转换的方法、计算设备和存储介质。该方法包括：基于预定转换规则，将原始掩码张量转换成第一中间掩码张量，其中第一中间掩码张量中的数据为比特型数据；在第一维度上，对第一中间掩码张量的数据进行分组，以获取多个初始数据块；以及对多个初始数据块中的数据进行重排，以得到第二中间掩码张量，其中第二中间掩码张量包括多个重排后的数据块，其中每个重排后的数据块包括每个初始数据块中的一部分数据。本发明的实施例能够对原始掩码张量的大小进行压缩，减小数据计算过程中对板卡带宽的压力，并且避免数据堵塞在数据加载阶段，极大提高板卡上数据计算的执行性能。
-
-
-
-
-
-
-
-
-
搜索结果
121 条记录 (耗时 0.014 秒)