公开(公告)号：CN119514437A

公开(公告)日：2025-02-25

申请号：CN202510088906.1

申请日：2025-01-21

Applicant: 上海合见工业软件集团有限公司

Inventor： 张若兰 ,  唐洁群 ,  李诚 ,  陆嘉鋆

IPC: G06F30/3312 ,  G06F30/337 ,  G06F30/327

Abstract: 本发明涉及EDA技术领域，特别是涉及一种基于抽象时序图的时序分析方法、电子设备及存储介质，其通过建立基础时序图，基础时序图包括基础节点和基础边，基础节点包括顶层节点，模块边界点所在数据路径的起点或终点之间的节点，以及当起点或终点为时序单元时，时序单元的时钟输入端与时钟输入起点构成的时钟路径上的节点；建立抽象时序图，抽象时序图包括抽象节点和抽象边，抽象节点包括顶层节点，内部抽象节点以及与内部抽象节点连接的模块边界点，内部抽象点为与内部抽象点连接的模块边界点在基础时序图中所在的所有数据路径的所有起点或终点；根据抽象时序图进行时序分析，该方案减少了分析复杂度和占用的内存，大幅度提升了分析速度。

公开(公告)号：CN117933180B

公开(公告)日：2025-01-24

申请号：CN202410110111.1

申请日：2024-01-26

Applicant: 上海合见工业软件集团有限公司

Inventor： 竺银瑶 ,  张金辉 ,  伊林 ,  马俊毅

IPC: G06F30/394 ,  G06F30/398 ,  G06F9/50

Abstract: 本发明涉及EDA技术领域，特别是涉及一种获取最短飞线路径的优化方法、电子设备及存储介质，其根据连接任意两个节点的飞线数量申请内存空间；根据节点和SM获取目标有序飞线组，目标飞线组按照飞线长度进行排序，得到目标有序飞线组；按照目标有序飞线组中元素的顺序依次遍历飞线长度并处理，得到最短飞线路径；其中有序飞线组的获取步骤包括：获取中间参考值ref；遍历所有节点计算任意两个节点之间的飞线长度，当飞线长度小于ref时，将飞线长度按照内存空间的正序依次保存，得到目标飞线组；当飞线长度大于ref时，按照内存空间的反序依次保存，得到候选飞线组。本发明提供的方法提高了获取最短飞线路径的效率。

公开(公告)号：CN116088449B

公开(公告)日：2025-01-24

申请号：CN202310080530.0

申请日：2023-01-18

Applicant: 上海合见工业软件集团有限公司

Inventor： 侯文婷 ,  常圆圆 ,  王云 ,  索金华

IPC: G05B19/418

Abstract: 本发明涉及晶圆测试技术领域，特别是涉及一种测试任务的调度系统，该系统通过获取待测任务的任务属性得到任务所需的温度类型、预估测试时长和任务类型标签，根据预估测试时长获取任务分配的时段类型；根据时段类型获取候选机台；并根据时段类型、温度类型和任务类型标签，从候选机台中得到目标测试机台，并将任务加入到目标测试机台在相应的时间类型对应的任务队列中进行调度，提高机台的利用率，解决了现有技术中无法有效的提高机台的利用率的技术问题。

公开(公告)号：CN119249988A

公开(公告)日：2025-01-03

申请号：CN202411395986.7

申请日：2024-10-08

Applicant: 上海合见工业软件集团有限公司

Inventor： 应俊 ,  贺培鑫 ,  李旭 ,  蒲瑞尧 ,  孙旖玮 ,  周晓鸣 ,  朱学通

IPC: G06F30/3308

Abstract: 本发明涉及芯片设计技术领域，特别是涉及一种基于硬件仿真的调试系统，其包括M个目标模块，每个目标模块包括K个处理单元和一个捕获模块，每个处理单元包括至少一个节点；捕获模块包括掩码模块、K个过滤器、打包模块和缓存模块；其中掩码模块用于获取用户指定的目标节点；每个过滤器分别连接掩码模块，且每个过滤器连接一个处理单元；用于在相应处理器的数据流中筛选出目标节点的目标数据，打包模块连接所有过滤器，用于打包目标数据；数据缓存模块连接打包模块，用于缓存打包后的目标数据并发送给内存。其中用户指定的目标节点的数量不受硬件限制，当用户指定大于预设数量的处理单元或者变更目标节点时，不需要重新编译，提高了调试效率。

公开(公告)号：CN119249985A

公开(公告)日：2025-01-03

申请号：CN202411395984.8

申请日：2024-10-08

Applicant: 上海合见工业软件集团有限公司

Inventor： 应俊 ,  贺培鑫 ,  李旭 ,  蒲瑞尧 ,  孙旖玮 ,  周晓鸣 ,  朱学通

IPC: G06F30/33 ,  G06F30/3308

Abstract: 本发明涉及芯片设计技术领域，特别是涉及一种波形数据的获取方法、电子设备及存储介质，其通过用户指定的目标节点捕获每个处理单元的目标数据并压缩存储到缓存，在每个设备周期将所述缓存中的目标数据移送至内存；其中，捕获第f个处理单元的目标数据并压缩存储到缓存的步骤包括：根据所述目标节点筛选所述第f个处理单元连续输出的数据流得到包括目标节点数据的数据块；在缓存发生变化的数据块的同时，将数据发生变化的数据块的变化标志位置为有效，未发生变化的数据块的变化标志位置为无效。其不仅允许用户指定大量目标节点或变更目标节点，不需要重新编译，提高了调试效率；而且降低了占用的缓存和内存空间，提高了硬件仿真速度。

公开(公告)号：CN119089900A

公开(公告)日：2024-12-06

申请号：CN202411138489.9

申请日：2024-08-19

Applicant: 成都融见软件科技有限公司 ,  上海合见工业软件集团有限公司

Inventor： 张纲 ,  许志钰 ,  张邦全

IPC: G06F40/284 ,  G06F40/216

Abstract: 本申请涉及芯片设计验证技术领域，特别是涉及一种用于跨模块引用的快速切词系统，系统包括：数据库、处理器和存储有计算机程序的存储器，当计算机程序被处理器执行时，实现以下步骤：根据用户选中的目标范围，确定目标单词及其首列信息，根据目标范围和目标单词中各个子单词分别对应的尾列信息，确定当前单词，若当前单词存在其对应的前缀单词，则由当前单词和前缀单词形成参考单词，确定参考单词对应的参考位置信息，若参考位置信息不包含目标单词的首列信息，则以参考单词作为当前单词，返回判断，否则，以参考单词作为切词结果，将预设单词直接存储，在使用时进行前缀单词分析，减少单词存储所占用的内存空间，提高代码界面的功能执行效率。

公开(公告)号：CN119089848A

公开(公告)日：2024-12-06

申请号：CN202411152331.7

申请日：2024-08-21

Applicant: 上海合见工业软件集团有限公司

Inventor： 贝泽华

IPC: G06F30/394

Abstract: 本发明涉及EDA技术领域，特别是涉及一种获取延时预留比的方法、电子设备及存储介质。其通过首先根据理想松弛、目标松弛来确定出现优化瓶颈的终点，得到待优化的目标终点；根据是否存在关键点获取目标松弛余量，进而根据目标松弛余量、目标达到时间和理想松弛获取理想到达时间，最后根据目标达到时间和理想达到时间得到延时预留比。其通过有针对性的对目标终点进行处理，通结合目标松弛余量、目标达到时间和理想松弛获取准确的延时预留比。

公开(公告)号：CN119089847A

公开(公告)日：2024-12-06

申请号：CN202411152325.1

申请日：2024-08-21

Applicant: 上海合见工业软件集团有限公司

Inventor： 贝泽华

IPC: G06F30/394

Abstract: 本发明涉及EDA技术领域，特别是涉及一种路径延时的获取方法、电子设备及存储介质，其获取每个芯片对之间的布线资源属性，所述布线资源属性包括网络分配比usage和导线资源supply；通过判断芯片对之间的传输通道是否为单通道类型，若是，则通过单通道类型对应的延时计算公式计算延时，若否，则重新分配的导线资源分配比，使FA和FB之间所有通道类型中的延时相等，得到重新分配后的延时。通过重新分配的方式能够降低延时偏高的传输通道上的延时，进而降低关键路径上的延时，突破优化瓶颈，得到优化后的延时。

公开(公告)号：CN118966095A

公开(公告)日：2024-11-15

申请号：CN202410981970.8

申请日：2024-07-22

Applicant: 成都融见软件科技有限公司 ,  上海合见工业软件集团有限公司

Inventor： 倪恩志 ,  陈颖 ,  石光辉

IPC: G06F30/33 ,  G06F30/398 ,  G06F111/04 ,  G06F111/08

Abstract: 本发明涉及芯片验证领域，特别是涉及基于多个约束求解器的协同方法、电子设备及存储介质，其通过获取N类约束求解器CS和表达式exp适配CS的约束条件P，根据P协同计算exp，协同计算的步骤包括：CS分别从各自V和VM中挑选候选变量，协同调度器再次从所有候选变量中挑选目标候选变量且获取目标候选变量的随机值，将目标候选变量及其随机值在每个约束求解器的新增子约束集和剩余约束集的范围内传播，该方法能够使所有的约束求解器协同计算，提高了计算约束表达式的求解效率和准确率。

公开(公告)号：CN118940695A

公开(公告)日：2024-11-12

申请号：CN202310523268.2

申请日：2023-05-10

Applicant: 上海合见工业软件集团有限公司

Inventor： 柯宪明 ,  宋宇 ,  黄建锋

IPC: G06F30/347 ,  G06F30/343 ,  G06F119/18

Abstract: 本发明涉及芯片技术领域，尤其涉及一种FPGA系统中线缆连接的自动装配方法、电子设备和介质，方法包括：步骤S1、将待验证芯片设计设置在FPGA系统中，获取Fi到Fj之间信号数量Aij和Fj到Fi之间信号数量Aji；步骤S2、在FPGA系统中运行待验证芯片设计，获取线缆分时复用权重值aij和aji；步骤S3、确定目标函数f(x)；步骤S4、将每一对Fi和Fj之间的默认装配线缆数作为对应的Xk的初始值，将#imgabs0#设置为约束条件，对f(x)求解，获取目标x1,x2…,xK，使得f(x)取值最小。实现FPGA系统中的线缆连接的合理装配，提高了FPGA系统的运行效率。