驱动芯片的编址方法、灯带及显示屏

    公开(公告)号:CN118397961A

    公开(公告)日:2024-07-26

    申请号:CN202410851012.9

    申请日:2024-06-28

    发明人: 史卫东

    IPC分类号: G09G3/32

    摘要: 本发明公开了驱动芯片的编址方法、灯带及显示屏,该编址方法包括S100、接收地址码数据,从接收的地址码数据中获取地址码,并根据获取的地址码更新地址码数据;S200、当接收到地址码数据的驱动芯片还连接有未编址的驱动芯片时,将更新的地址码数据传输至连接的未编址的驱动芯片;S300、将获取的地址码存储于驱动芯片中;重复进行上述三个步骤,对若干个发光二极管灯珠中的驱动芯片进行编址,直至若干个发光二极管灯珠的驱动芯片编址完毕;其中,地址码数据下发线用于向连接的驱动芯片中下发地址码数据。在本发明技术方案中,在写入地址码时,过程简单,时间和经济成本降低,同时,可避免断点的影响。

    片上高速总线架构、数据传输方法及嵌入式微处理器

    公开(公告)号:CN116662254B

    公开(公告)日:2024-02-23

    申请号:CN202310951439.1

    申请日:2023-07-31

    摘要: 本发明公开了片上高速总线架构、数据传输方法及嵌入式微处理器,片上高速总线架构包括:主控模块、高级高性能总线矩阵模块、先进先出数据缓冲器矩阵模块、外设模块与桥接控制器。本发明中的主控模块与高级高性能总线矩阵模块之间采用高级性能总线连接,高级高性能总线矩阵模块与先进先出数据缓冲器矩阵模块之间采用高级性能总线连接,主控模块通过高级性能总线写入或读取先进先出数据缓冲器,外设模块则通过先进先出接口写入或读取先进先出数据缓冲器,避免了桥接控制器的桥接转换,保证了数据的传输效率不受桥接转换的影响,并简化了接口电路。

    全景视频分割处理方法及系统
    3.
    发明公开

    公开(公告)号:CN116567294A

    公开(公告)日:2023-08-08

    申请号:CN202310569971.7

    申请日:2023-05-19

    摘要: 本申请实施例提供一种全景视频分割处理方法及系统,获取全景视频互动系统发送的全景互动视频、具有瞬时连续作用特征的特征表征信息和视频互动关注参数,并确定视频互动元素对应的元素属性及其第一互动兴趣热力图,基于训练完成的兴趣预测神经网络预测全景互动视频在元素属性上的第二互动兴趣热力图,并依据第一互动兴趣热力图和第二互动兴趣热力图,通过反向传播算法获得全景互动视频中的各全景视频分段的矢量值,基于各全景视频分段的矢量值,获取在视频互动元素下的全景视频兴趣分割片段的处理结果;由此,能够解决在视频互动元素具有瞬时连续作用特征时的特征表征信息的提取遗漏问题,提高全景视频数据兴趣分割的精度。

    一种信号传输电路及方法

    公开(公告)号:CN116126765B

    公开(公告)日:2023-07-04

    申请号:CN202310406407.3

    申请日:2023-04-17

    发明人: 周灿 郑科 覃永艺

    IPC分类号: G06F13/40 G06F13/38

    摘要: 本发明公开了一种信号传输电路及方法,包括:主控模块、第一开关模块、连接器、负载、从控模块以及第二开关模块;所述主控模块分别与所述第一开关模块以及所述连接器的第一端口连接,所述第一开关模块接入电源电压并与所述第一端口连接,所述第一端口分别与所述负载以及所述从控模块连接,所述从控模块与所述第二开关模块连接,所述第二开关模块与所述第一端口连接。以提高连接的可靠性,避免端口之间接触不良,导致安全事故,并在大电流负载的情况下,实现所述主控模块与所述从控模块之间的双向信号传输。

    一种加热保护电路、加热装置及保护方法

    公开(公告)号:CN115864302B

    公开(公告)日:2023-05-26

    申请号:CN202310068446.7

    申请日:2023-02-06

    发明人: 郑科 覃永艺

    摘要: 本发明公开了一种加热保护电路、加热装置及保护方法,加热保护电路包括功率管、电流采样电阻、温度采样电阻以及控制模块。电流采样电阻的一端连接功率管的漏极。温度采样电阻的一端连接电流采样电阻的另一端,温度采样电阻的另一端接地,温度采样电阻贴合功率管设置。控制模块用于控制功率管的开启和关闭、通过第一端口获取响应功率管温度和电流的采样电压信号,以及在采样电压信号异常时关闭功率管。本申请通过在功率管的漏极依次设置电流采样电阻以及温度采样电阻,控制模块仅需要为采样电路设置单个端口即可实现对功率管的监控和保护,节省了MCU的软件和硬件资源,使MCU的选型更加灵活。

    一种信号传输电路及方法
    6.
    发明公开

    公开(公告)号:CN116126765A

    公开(公告)日:2023-05-16

    申请号:CN202310406407.3

    申请日:2023-04-17

    发明人: 周灿 郑科 覃永艺

    IPC分类号: G06F13/40 G06F13/38

    摘要: 本发明公开了一种信号传输电路及方法,包括:主控模块、第一开关模块、连接器、负载、从控模块以及第二开关模块;所述主控模块分别与所述第一开关模块以及所述连接器的第一端口连接,所述第一开关模块接入电源电压并与所述第一端口连接,所述第一端口分别与所述负载以及所述从控模块连接,所述从控模块与所述第二开关模块连接,所述第二开关模块与所述第一端口连接。以提高连接的可靠性,避免端口之间接触不良,导致安全事故,并在大电流负载的情况下,实现所述主控模块与所述从控模块之间的双向信号传输。

    一种基于ARM总线提高RAM连续读写效率的方法

    公开(公告)号:CN116049049A

    公开(公告)日:2023-05-02

    申请号:CN202310048071.8

    申请日:2023-01-31

    IPC分类号: G06F13/16

    摘要: 本发明公开了一种基于ARM总线提高RAM连续读写效率的方法,包括如下所述步骤:S1、增加写操作缓冲器,在RAM接口模块的基础上,增加一组支持地址指针的写操作缓冲器;S2、数据保存,当遇到“先写后读”的连续访问时,将RAM写入的地址和数据保存在写操作缓冲器内;S3、判断并执行相应操作,通过判断写入和读取的访问地址是否一致,来执行不同操作。本发明通过在RAM接口模块的基础上,增加一组支持地址指针的写操作缓冲器。当遇到“先写后读”的连续访问时,将RAM写入的地址和数据保存在写操作缓冲器内,实现0延迟的RAM连续读写访问。

    一种沉浸式影院特效设备联动系统及联动控制方法

    公开(公告)号:CN112711209A

    公开(公告)日:2021-04-27

    申请号:CN202011580226.5

    申请日:2020-12-28

    IPC分类号: G05B19/042

    摘要: 本发明涉及一种沉浸式影院特效设备联动系统及联动控制方法,沉浸式影院特效设备联动系统包括特效服务器、特效设备智能监控模块、特效智能电柜、特效控制柜及用户终端,特效控制柜通讯连接特效服务器、特效智能电柜及特效设备智能监控模块,并控制特效智能电柜及特效设备智能监控模块运行。本发明可方便的在现场或远程对特效设备进行联动控制及调节;方便对特效设备进行检修及维护;控制精准可靠;可调节控制特效设备电机启动电流,减小特效设备电机频繁启动时对电网的干扰;可对设备运行状态进行实时监控及故障监测,以实时调整设备运行状态,及时排除故障,更好的保证特效效果;可避免复杂的布线,减少安全隐患,提高设备通讯可靠性。

    全景视频数据处理方法及系统

    公开(公告)号:CN116567350B

    公开(公告)日:2024-04-19

    申请号:CN202310569975.5

    申请日:2023-05-19

    摘要: 本申请实施例提供一种全景视频数据处理方法及系统,通过确定全景视频交互平台所映射的目标视频交互意图,基于目标视频交互意图从目标全景视频交互数据中提取候选视频帧片段行为特征,获取目标视频交互意图对应的第一目标帧片段行为特征序列,在第一目标帧片段行为特征序列中存在与候选视频帧片段行为特征匹配的目标帧片段行为特征时,基于目标帧片段行为特征确定视频交互推送元素,否则判定候选视频帧片段行为特征在第二目标帧片段行为特征序列中所对应的行为特征层级为候选行为特征层级,通过逐层级的进行帧片段行为特征匹配,可以扩展视频交互推送元素的范围,提高后续视频交互推送的内容丰富度。

    一种位操作控制系统及控制方法

    公开(公告)号:CN116700795B

    公开(公告)日:2023-12-01

    申请号:CN202310956963.8

    申请日:2023-08-01

    IPC分类号: G06F9/30 G06F13/12

    摘要: 本发明公开了一种位操作控制系统及控制方法,所述位操作控制系统包括:处理器、控制电路以及目标寄存器;所述处理器通过一根数据总线与所述控制电路连接,所述控制电路与所述目标寄存器连接,所述目标寄存器与所述控制电路连接。本发明通过将控制电路设置在支持位操作的设备中,并以数据信号的高位数据位作为所述目标寄存器的使能信号,以数据信号的低位数据位作为所述目标寄存器的写入数据,从而实现通过一条数据总线写入指令即可完成多位数据位操作处理,不浪费指令空间,且单周期即可完成位处理,实时性得到保证。