-
公开(公告)号：CN115547404A
公开(公告)日：2022-12-30
申请号：CN202211517635.X
申请日：2022-11-30
申请人： 普赛微科技(杭州)有限公司
IPC分类号： G11C29/56
摘要： 本发明涉及一种用于先进封装MRAM存储器的测试架构及方法。在该测试架构及方法中，存储控制器通过无源中介层中的连线与MRAM裸片或裸片堆叠耦合，存储控制器可以通过串行、或者并行或者混合测试机制施加测试逻辑对MRAM裸片或裸片堆叠进行测试。本发明不仅可以有效地解决MRAM合封芯片测试需要占用引脚过多的问题，有助于实现大容量MRAM产品的制造，而且能够实现提高存储芯片的有效面积占用比，从而降低芯片单位制造成本，另外，能够实现对MRAM合封芯片的高效测试，从而降低测试成本。
-
公开(公告)号：CN114089153A
公开(公告)日：2022-02-25
申请号：CN202111142333.4
申请日：2021-09-28
申请人： 普赛微科技(杭州)有限公司
IPC分类号： G01R31/28
摘要： 本发明公开一种集成电路芯片测试方法，包括基于预设抽样方法从晶圆上选取多个抽样区域内的所有芯片，并对每个芯片的不同功能模块进行DFT测试采样以得出每个抽样区域内的DFT数据；根据每个芯片的不同功能模块的DFT数据对芯片良品率的影响程度确定特征参数并结合多个抽样区域的芯片DFT数据用于构建机器学习模型，通过对机器学习模型进行训练和验证后得出待使用机器学习模型，然后根据待测晶圆的部分芯片的DFT数据和待使用机器学习模型预测得出待测试晶圆的所有芯片的DFT数据并得出良品率。本发明可大大提高集成电路芯片的测试效率。本发明还提供一种集成电路芯片测试装置及存储介质。
-
公开(公告)号：CN112990479B
公开(公告)日：2022-02-11
申请号：CN202110223090.0
申请日：2021-02-26
申请人： 普赛微科技(杭州)有限公司
摘要： 本发明公开一种利用机器学习分类器提高半导体芯片良品率的方法，利用机器学习分类器，通过对封装前晶圆裸片(die)的前期数据进行分析来预测封装后晶圆裸片的成品测试(Final Test,FT)结果，然后根据预测的FT结果对晶圆裸片进行品质分类，最后按裸片品质分类进行封装。该方法能够有效提高晶圆裸片封装前品质分类的准确性，从而提高封装后半导体芯片的良品率。
-
公开(公告)号：CN112966827B
公开(公告)日：2022-02-11
申请号：CN202110219510.8
申请日：2021-02-26
申请人： 普赛微科技(杭州)有限公司
IPC分类号： G06N20/00
摘要： 本发明涉及一种存储器开发过程中的良品率预测方法，包括如下步骤：基于预设抽样方法在晶圆上选取多个不同位置进行测试采样，并将采集到的阵列数据按不同位置随机分成训练数据集和测试数据集；识别采集到的阵列数据中影响最终器件/阵列性能、均匀性和良品率的主要参数；基于不同的机器学习算法建立若干个机器学习模型，使用训练数据集训练所述机器学习模型；使用测试数据集分别测试训练后的机器学习模型，根据测试结果确定待使用机器学习模型并进行待测试晶圆的测试。该方法主要用于在存储芯片开发过程中快速获取晶圆上所有器件/阵列的整体性能、均匀性和良品率的信息。
-
公开(公告)号：CN113468301A
公开(公告)日：2021-10-01
申请号：CN202110667619.8
申请日：2021-06-16
申请人： 普赛微科技(杭州)有限公司
IPC分类号： G06F16/332 , G06F16/35 , G06F40/166 , G06K9/62 , G06N20/00
摘要： 本申请公开了一种集成电路产品的自动化测试方法和系统，涉及芯片测试技术，方法包括以下步骤：获取集成电路产品的技术文档；从所述技术文档中提取多个技术规格，根据多个所述技术规格生成测试计划文档；根据所述测试计划文档选择目标自动测试设备；根据所述测试计划文档和所述目标自动测试设备生成针对所述测试计划文档中各测试项的测试程序；在所述目标自动测试设备中运行所述测试程序以对所述集成电路产品进行测试。本申请可以提高集成电路产品的测试效率。
-
公开(公告)号：CN113075527A
公开(公告)日：2021-07-06
申请号：CN202110203717.6
申请日：2021-02-23
申请人： 普赛微科技(杭州)有限公司
IPC分类号： G01R31/28
摘要： 本发明提供的基于Shmoo测试的集成电路芯片测试方法，包括获取被测集成电路芯片的被测参数信息、被测集成电路芯片关联数据；将被测参数信息、被测集成电路芯片关联数据输入至预设机器学习模型中，预设机器学习模型输出与被测集成电路芯片对应的预测的工作边界结果和预测误差；根据预测的工作边界结果和预测误差在与被测参数信息对应的预设设定值取值区域内选取测试值取值区域；根据被测参数信息以及测试值取值区域控制自动测试机对被测集成电路芯片进行Shmoo测试得到精准的工作边界结果。本发明的基于Shmoo测试的集成电路芯片测试方法，减少了测试所需的时间，避免了因测试时间较长对产品的开发周期和测试成本造成影响。
-
公开(公告)号：CN112966827A
公开(公告)日：2021-06-15
申请号：CN202110219510.8
申请日：2021-02-26
申请人： 普赛微科技(杭州)有限公司
IPC分类号： G06N20/00
摘要： 本发明涉及一种存储器开发过程中的良品率预测方法，包括如下步骤：基于预设抽样方法在晶圆上选取多个不同位置进行测试采样，并将采集到的阵列数据按不同位置随机分成训练数据集和测试数据集；识别采集到的阵列数据中影响最终器件/阵列性能、均匀性和良品率的主要参数；基于不同的机器学习算法建立若干个机器学习模型，使用训练数据集训练所述机器学习模型；使用测试数据集分别测试训练后的机器学习模型，根据测试结果确定待使用机器学习模型并进行待测试晶圆的测试。该方法主要用于在存储芯片开发过程中快速获取晶圆上所有器件/阵列的整体性能、均匀性和良品率的信息。
-
公开(公告)号：CN113204938B
公开(公告)日：2022-08-12
申请号：CN202110367244.3
申请日：2021-04-06
申请人： 普赛微科技(杭州)有限公司
IPC分类号： G06F30/398 , G06F30/27
摘要： 本发明公开一种集成电路的时延特性改进方法，包括：对流片后的集成电路进行测试并根据测试数据建立机器学习模型；根据机器学习模型对集成电路的关键时延路径进行预测分析，以及根据预测结果对集成电路的设计方案进行改进；根据机器学习模型对改进后的集成电路的关键时延路径进行预测分析，以及判断改进后的集成电路的时延特性是否满足设计规格要求，若否时，对新的集成电路的设计方案进行再次改进后再判断。本发明根据测试数据建立机器学习模型，实现对集成电路的关键时延路径进行预测，为集成电路的设计方案的改进提供了数据依据，可缩短产品开发周期以及降低开发成本。本发明还提供了一种集成电路的时延特性改进装置及存储介质。
-
公开(公告)号：CN113921051A
公开(公告)日：2022-01-11
申请号：CN202110988851.1
申请日：2021-08-26
申请人： 普赛微科技(杭州)有限公司
摘要： 本发明涉及存储器技术领域，尤指一种磁性赛道存储单元，包含：磁性纳米线赛道和写器件，所述磁性纳米线赛道设有磁畴，所述写器件包含绝缘层和金属导线，所述绝缘层将金属导线与磁性纳米线赛道隔开；当电流通过金属导线时，电流产生的磁场引起磁性纳米线赛道中磁畴磁化方向的改变，从而写入数据；其中，需要写入数据的磁畴界面处设有电场；这一电场能够引起磁性材料特性的变化，降低磁畴的各向异性能，从而有效降低磁性赛道存储器单元的写电流和写功耗。
-
公开(公告)号：CN113900869A
公开(公告)日：2022-01-07
申请号：CN202111142344.2
申请日：2021-09-28
申请人： 普赛微科技(杭州)有限公司
摘要： 本发明公开一种芯片测试数据判断方法，包括以下步骤：创建机器学习判断模型，以及获取并将集成电路芯片的技术文档，集成电路芯片的参数的测试数据与参考数据作为所述机器学习判断模型的数据源对所述机器学习判断模型进行训练；然后获取待判断集成电路芯片的测试数据；最后将待判断集成电路芯片的测试数据输入到训练后的机器学习判断模型进行计算得出计算结果，并根据计算结果判断待判断集成电路芯片是否为正常芯片。本发明能够大大提高芯片测试数据判断的准确率。本发明还提供一种芯片测试数据判断装置、存储介质及测试方法。
-
-
-
-
-
-
-
-
-
搜索结果
26 条记录 (耗时 0.056 秒)
