-
公开(公告)号:CN1058667A
公开(公告)日:1992-02-12
申请号:CN91105268.2
申请日:1991-08-02
申请人: 卡尔斯特电子工司
发明人: 卡尔斯特·拉斯·冈纳
CPC分类号: G11C11/419 , G06F7/483 , G06F8/31 , G06F8/311 , G06F9/30014 , G11C15/04
摘要: 本发明涉及应用VLSI技术的超高速存储器位单元,许多位单元可高密度地压缩,该位单元包括:一个单元电路(T1、T2、L1、L2、D1、D2;T1、T2、I1、I2、D1、D2),其中位值是可存储的,该值不为“真”即为“假”;一条持续施加电压的第一联线(VCC);第二、三、四联线(acc、d、d*),每线可在不同控制状态下设置;第二、三、四联线的每种组合使存储器位单元处于一组功能状态中的一个独立状态。
-
公开(公告)号:CN1030018C
公开(公告)日:1995-10-11
申请号:CN91105268.2
申请日:1991-08-02
申请人: 卡尔斯特电子工司
发明人: 卡尔斯特·拉斯·冈纳
CPC分类号: G11C11/419 , G06F7/483 , G06F8/31 , G06F8/311 , G06F9/30014 , G11C15/04
摘要: 本发明涉及应用VLSI技术的超高速存储器位单元,许多位单元可高密度地压缩,该位单元包括:一个单元电路(T1、T2、L1、L2、D1、D2;T1、T2、I1、I2、D1、D2),其中位值是可存储的,该值不为“真”即为“假”;一条持续施加电压的第一联线(VCC);第二、三、四联线(acc、d、d*),每线可在不同控制状态下设置;第二、三、四联线的每种组合使存储器位单元处于一组功能状态中的一个独立状态。
-