-
公开(公告)号：CN1776606A
公开(公告)日：2006-05-24
申请号：CN200510119816.7
申请日：2005-11-07
申请人： 李志中
摘要： 本发明涉及数字工程方法和计算机领域，提出又一种新的数字工程方法，显著提高运算速度，而且大大降低笔算的出错率。本发明采用“增Q进制、进位行方法”将参与加减运算的K个普通Q进制数转换成K或2K个增Q进制数。然后对K或2K个数进行增Q进制求和。从最低位开始或各位同时“按位加”，和数记入下一运算层；同时所得“增Q进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。经过如此反复运算，直至运算层中，运算后仅获得一个数为止。则最后所得数，即为所求增Q进制加法和数。本发明同时提供了增Q进制、进位行计算机技术方案。
-
公开(公告)号：CN1760824A
公开(公告)日：2006-04-19
申请号：CN200510106116.4
申请日：2005-09-30
申请人： 李志中
摘要： 本发明涉及数字工程方法和笔算工程领域，提出又一种新的数字工程方法，显著提高运算速度，而且大大降低笔算的出错率。本发明采用“偏Q进制、进位行方法”：将参与加减运算的K个普通Q进制数转换成K或2K个偏Q进制数。然后对K或2K个数进行偏Q进制求和。从最低位开始或各位同时“按位加”，和数记入下一运算层；同时所得“偏Q进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。经过如此反复运算，直至运算层中，运算后仅获得一个数为止。则最后所得数，即为所求偏Q进制加法和数。本发明同时提供了偏Q进制、进位行笔算工程技术方案。
-
公开(公告)号：CN1619483A
公开(公告)日：2005-05-25
申请号：CN200410084837.5
申请日：2004-09-30
申请人： 李志中
摘要： 本发明涉及数字工程方法和笔算工程领域，提出又一种新的数字工程方法，显著提高运算速度，而且大大降低笔算的出错率。本发明采用“偏Q进制”“进位行方法”：将参与运算的K个普通Q进制数转换成偏Q进制数。然后对K个数一起进行偏Q进制的求和。从最低位开始或各位同时“按位加”，和数记入下一运算层，同时所得“偏Q进位”，则存放到下一运算层的任一进位行中与该位相邻的高位处。经过如此反复运算，直至不产生“偏Q进位”为止。则最后一次“按位加”所得和数，即为所求偏Q进制加法结果。本发明同时提供了数字工程领域的偏Q进制、进位行笔算工程。
-
公开(公告)号：CN1614552A
公开(公告)日：2005-05-11
申请号：CN200410085455.4
申请日：2004-10-17
申请人： 李志中
IPC分类号： G06F7/49 , G06C1/00 , G05B19/408
CPC分类号： G06C1/00
摘要： 本发明涉及数字工程方法和算盘领域，提出又一种新的数字工程方法，显著提高运算速度，而且大大降低笔算的出错率。本发明采用“增/偏Q进制”“进位行方法”：将参与运算的K个普通Q进制数转换成增/偏Q进制数。然后对K个数一起进行增/偏Q进制的求和。从最低位开始或各位同时“按位加”，和数记入下一运算层，同时所得“增/偏Q进位”，则存放到下一运算层的任一进位行中与该位相邻的高位处。经过如此反复运算，直至不产生“增/偏Q进位”为止。则最后一次“按位加”所得和数，即为所求增/偏Q进制加法结果。本发明同时提供了数字工程领域的增/偏Q进制算盘。
-
公开(公告)号：CN1776606B
公开(公告)日：2014-08-27
申请号：CN200510119816.7
申请日：2005-11-07
申请人： 李志中
摘要： 本发明涉及数字工程方法和计算机领域，提出又一种新的数字工程方法，显著提高运算速度，而且大大降低笔算的出错率。本发明采用“增Q进制、进位行方法”：将参与加减运算的K个普通Q进制数转换成K或2K个增Q进制数。然后对K或2K个数进行增Q进制求和。从最低位开始或各位同时“按位加”，和数存入下一运算层；同时所得“增Q进位”。则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位上的空位或0位处。经过如此反复运算，直至运算层中，运算后仅获得一个数为止。则最后所得数，即为所求增Q进制加法和数。本发明同时提供了增Q进制、进位行计算机技术方案。
-
公开(公告)号：CN1801027A
公开(公告)日：2006-07-12
申请号：CN200510113953.X
申请日：2005-10-17
申请人： 李志中
摘要： 本发明涉及数字工程方法和算盘领域，提出又一种新的数字工程方法，显著提高运算速度，而且大大降低笔算的出错率。本发明采用“混数进制、进位行方法”：将参与加减运算的K个普通Q进制数转换成K或2K个混数进制数。然后对K或2K个数进行混数进制求和。从最低位开始或各位同时“按位加”，和数记入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。经过如此反复运算，直至运算层中，运算后仅获得一个数为止。则最后所得数，即为所求混数进制加法和数。本发明同时提供了混数算盘。
-
公开(公告)号：CN1624651A
公开(公告)日：2005-06-08
申请号：CN200410084836.0
申请日：2004-09-30
申请人： 李志中
摘要： 本发明涉及数字工程方法和笔算工程领域，提出又一种新的数字工程方法，显著提高运算速度，而且大大降低笔算的出错率。本发明采用“增Q进制”“进位行方法”：将参与运算的K个普通Q进制数转换成增Q进制数。然后对K个数一起进行增Q进制的求和。从最低位开始或各位同时“按位加”，和数记入下一运算层，；同时所得“增Q进位”，则存放到下一运算层的任一进位行中与该位相邻的高位处。经过如此反复运算，直至不产生“增Q进位”为止。则最后一次“按位加”所得和数，即为所求增Q进制加法结果。本发明同时提供了数字工程领域的增Q进制、进位行笔算工程技术方案。
-
公开(公告)号：CN1573839A
公开(公告)日：2005-02-02
申请号：CN03122702.3
申请日：2003-04-17
申请人： 李志中
发明人： (发明人要求不公布姓名)
IPC分类号： G09B19/02
摘要： 本发明涉及数字工程方法和笔算工程领域，提出一种新的数字工程方法，提高运算速度，而且大大降低笔算的出错率。本发明的混Q进制、进位行数字工程方法包括：将参与运算的k个普通Q进制数的每一位数字都加上一个数符，对k个数同时进行混Q进制的求和。从最低位开始按位相加，得到“按位和”，将此和数记入下一运算层，作为“部份和”数；同时所得“混Q进位”，则存放到下一运算层的任一进位行中与该位相邻的高位处。经过如此反复运算，直至不产生“混Q进位”为止。则最后一次“按位加”所得和数，即为所求加法结果。本发明同时提供了数字工程领域的混Q进制、进位行笔算工程技术方案。
-
公开(公告)号：CN106445463A
公开(公告)日：2017-02-22
申请号：CN201510492871.4
申请日：2015-08-13
申请人： 李志中
IPC分类号： G06F7/49
摘要： 本发明涉及数字工程方法和计算机硬件总体设计领域。特别是，计算机体系结构及运算器。本发明依据“负Q进制、进位行数字工程方法”，进行了一种新一代负Q进制计算机的总体设计。本发明将输入进行加减的普通Q进制数，转换成负Q进制数。然后，对负Q进制数求和。从最低位开始顺序串行或各位同时“按位加”，“按位和”数存入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。经过如此反复运算，直至运算层中运算后不产生进位为止。则最后输出结果，即为所求负Q进制加法和数。当需要时，再转换为普通Q进制数输出。该新一代负Q进制计算机，能简化计算机的结构，并显著提高计算机的运算速度。
-
公开(公告)号：CN101819514A
公开(公告)日：2010-09-01
申请号：CN200910007942.1
申请日：2009-02-28
申请人： 李志中
IPC分类号： G06F7/49
摘要： 本发明涉及数字工程方法和笔算工程领域，提出一种新的数字工程方法。依据该“混数进制、进位行笔算数字工程方法”进行总体设计的笔算工程，能够显著提高笔算工程的运算速度，而且大大降低笔算的出错率。本发明将输入的进行加减的K个普通Q进制数，转换成K或2K个混数进制数。然后，对K或2K个混数进制数进行混数进制求和。从最低位开始或各位同时“按位加”，“按位和”数存入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。经过如此反复运算，直至运算层中运算后不产生进位为止。则最后输出数，即为所求混数进制加法和数。
-
-
-
-
-
-
-
-
-
搜索结果
36 条记录 (耗时 0.027 秒)