公开(公告)号：CN102474235A

公开(公告)日：2012-05-23

申请号：CN201080026928.7

申请日：2010-10-13

申请人： 松江ELMEC株式会社

发明人： 龟谷雅明

IPC分类号： H03H7/06 ,  H03H7/09

CPC分类号： H03H7/427 ,  H03H7/075 ,  H03H7/09 ,  H03H7/1708 ,  H03H7/1725 ,  H03H7/1733 ,  H03H7/1766

摘要： 本发明要解决的技术问题是在超高速差动信号通过时，让共模噪音难以通过。本发明采用的技术手段是：在差动线路1、3中配置的无源串联元件和无源并联元件构成的梯子形差动4端子电路中，无源串联元件上配置电感器Lo，无源并联元件上配置电容器Co，由此形成集中常数差动延迟线DL。集中常数差动延迟线DL中并联元件电容器Co是由与该电容器等值的两个等值的串联连接的电容器Co/2和Co/2或者Co和Co所构成。共模噪音衰减用电感器L1～L4以及阻抗R1～R4连接在串联连接的电容器Co/2之间或者Co之间的连接点T1～T4与接地电位之间，与电容器Co/2、Co一起形成共模噪音衰减用串联共振电路。

公开(公告)号：CN106464225A

公开(公告)日：2017-02-22

申请号：CN201480079257.9

申请日：2014-05-27

申请人： 松江ELMEC株式会社

发明人： 龟谷雅明

IPC分类号： H03H7/09 ,  H01F17/00 ,  H02M1/12

摘要： 抑制共膜噪声反射的同时，充分去除2GHz以下的共膜噪声。插入连接在一方的差动信号线路上的信号用线圈1A在多层电介质层中形成螺旋状。插入连接在另一方的差动信号线路上的信号用线圈1B在该电介质层中，通过电介质层与信号用线圈1A相对而形成。在电介质层中，控制用线圈3在与信号用线圈1A同方向上绕组，与第1以及第2信号用线圈1A、1B通过电介质层夹着而形成。在控制用线圈3的外周端或者内周端的至少任一端上，连接着内置电阻9。通过控制用线圈3以及内置电阻9，形成反馈循环回路。

公开(公告)号：CN104541484A

公开(公告)日：2015-04-22

申请号：CN201280075280.1

申请日：2012-12-10

申请人： 松江ELMEC株式会社

发明人： 龟谷雅明

IPC分类号： H04L25/03

CPC分类号： H03H1/02 ,  H03H21/0001 ,  H04B3/04 ,  H04B3/14 ,  H04B7/005 ,  H04L25/03 ,  H04L25/03878

摘要： 本发明的课题在于在高速串行传送中，使受到传送损耗，产生振幅差的数据信号的振幅均等。在第1电介质层（9A）的一个面上，形成第1弯折线路（1A），其一端为信号输入位置，其另一端与第1终端电阻器（5A）连接。在与第1电介质层（9A）面对的一侧，形成与第1弯折线路（1A）面对的第2弯折线路（1C）。在第2弯折线路（1C）中，其一端位于第1弯折线路（1A）的另一端侧，为信号输出位置，其另一端与第2终端电阻器（5C）连接。在与第1电介质层（9A）面对的一侧，形成第1导线路（3A）。第1导线路（3A）的一端连接于信号输入位置，其另一端连接于信号输出位置。通过第1串联电阻器（7A），将第1导线路（3A）的中途的分割区间连接。

公开(公告)号：CN102422533B

公开(公告)日：2014-09-03

申请号：CN201080020817.5

申请日：2010-07-21

申请人： 松江ELMEC株式会社

发明人： 龟谷雅明

IPC分类号： H03H7/09 ,  H01F27/00

CPC分类号： H01P1/20345 ,  H01F17/0006 ,  H01P1/2039 ,  H03H7/427 ,  H03H2001/0085

摘要： 本申请涉及的技术方案是要在超高速差动传输线路中，使超高速差动信号通过，并让共模信号得到充分衰减。该方案在第1电介质层（3A）的单面上形成一对导电线路（1A）、（1B）。在第1电介质层（3A）的另一个面上形成与导电线路（1A）、（1B）面对置的分割压凸接地极（9A）、（9B）。分割压凸接地极（9A）、（9B）不与外部接地电位连接，是独立的。分割压凸接地极（9A）、（9B）中，至少输入侧或输出侧的第1分割压凸接地极（9A）、（9B）与外部接地电位之间连接有无源回路元件构成的无源2端子回路（CM1A）～（CM1D）。

公开(公告)号：CN102035490B

公开(公告)日：2014-08-13

申请号：CN201010288840.4

申请日：2010-09-21

申请人： 松江ELMEC株式会社

发明人： 龟谷雅明

IPC分类号： H03H7/09

CPC分类号： H03H7/0115 ,  H03H7/075 ,  H03H7/09 ,  H03H7/1708 ,  H03H7/32 ,  H03H7/427 ,  H03H2001/0085

摘要： 本发明的课题在于，使超高速差分信号通过，使共模噪音难以通过。将集中常数差分延迟线(DL)按照以下方式形成：在由设置于差分线路(1，3)中的无源串联元件及无源并联元件构成的梯型的差分4端子电路中，在无源串联元件中，设置电感器(Lo)，在无源并联元件中设置电容器(Co)。集中常数差分延迟线(DL)是由作为并联元件的电容器(Co)，即等效于该电容器，由等值的2个串联连接的电容器(Co/2和Co/2)或Co和Co组成。共模噪音衰减用电感器(L1～L4)连接于串联连接的电容器(Co/2)之间或(Co)之间的连接点(T1～T4)和接地电位之间，与电容器(Co/2和Co)一起，形成共模噪音衰减用衰减极点。

公开(公告)号：CN104716920B

公开(公告)日：2017-10-03

申请号：CN201410085483.X

申请日：2014-03-10

申请人： 松江ELMEC株式会社

发明人： 龟谷雅明

IPC分类号： H03H7/06

CPC分类号： H04B3/14

摘要： 本发明的课题在于在高速串行传送线中，恢复容易受到传送损耗和多重反射的影响而劣化的眼图。在输入端子（1）和输出端子（3）之间，串联有串联电阻器（Rs），在输入端子（1）和输出端子（3）之间，按照与串联电阻器（Rs）并列的方式连接有由电感器（L1）和电容器（C1）构成的共振电路（11），与由电感器（L3）和电容器（C3）构成的共振电路（13）。在电感器（L1）和电容器（C1）的连接点（P1）上连接有并联电阻器（R1）的一端，其另一端与接地点连接。在电感器（L3）和电容器（C3）的连接点（P3）上连接并联电阻器（R3）的一端，其另一端与接地点连接。

公开(公告)号：CN104541484B

公开(公告)日：2017-09-08

申请号：CN201280075280.1

申请日：2012-12-10

申请人： 松江ELMEC株式会社

发明人： 龟谷雅明

IPC分类号： H04L25/03

CPC分类号： H03H1/02 ,  H03H21/0001 ,  H04B3/04 ,  H04B3/14 ,  H04B7/005 ,  H04L25/03 ,  H04L25/03878

摘要： 本发明的课题在于在高速串行传送中，使受到传送损耗，产生振幅差的数据信号的振幅均等。在第1电介质层（9A）的一个面上，形成第1弯折线路（1A），其一端为信号输入位置，其另一端与第1终端电阻器（5A）连接。在与第1电介质层（9A）面对的一侧，形成与第1弯折线路（1A）面对的第2弯折线路（1C）。在第2弯折线路（1C）中，其一端位于第1弯折线路（1A）的另一端侧，为信号输出位置，其另一端与第2终端电阻器（5C）连接。在与第1电介质层（9A）面对的一侧，形成第1导线路（3A）。第1导线路（3A）的一端连接于信号输入位置，其另一端连接于信号输出位置。通过第1串联电阻器（7A），将第1导线路（3A）的中途的分割区间连接。

公开(公告)号：CN104716920A

公开(公告)日：2015-06-17

申请号：CN201410085483.X

申请日：2014-03-10

申请人： 松江ELMEC株式会社

发明人： 龟谷雅明

IPC分类号： H03H7/06

CPC分类号： H04B3/14

摘要： 本发明在于在高速串行传送线中，恢复容易受到传送损耗和多重反射的影响而劣化的眼图。在输入端子（1）和输出端子（3）之间，串联有串联电阻器（Rs），在输入端子（1）和输出端子（3）之间，按照与串联电阻器（Rs）并列的方式连接有由电感器（L1）和电容器（C1）构成的共振电路（11），与由电感器（L3）和电容器（C3）构成的共振电路（13）。在电感器（L1）和电容器（C1）的连接点（P1）上连接有并联电阻器（R1）的一端，其另一端与接地点连接。在电感器（L3）和电容器（C3）的连接点（P3）上连接并联电阻器（R3）的一端，其另一端与接地点连接。

公开(公告)号：CN102474235B

公开(公告)日：2015-06-10

申请号：CN201080026928.7

申请日：2010-10-13

申请人： 松江ELMEC株式会社

发明人： 龟谷雅明

IPC分类号： H03H7/06 ,  H03H7/09

CPC分类号： H03H7/427 ,  H03H7/075 ,  H03H7/09 ,  H03H7/1708 ,  H03H7/1725 ,  H03H7/1733 ,  H03H7/1766

摘要： 本发明要解决的技术问题是在超高速差动信号通过时，让共模噪音难以通过。本发明采用的技术手段是：在差动线路1、3中配置的无源串联元件和无源并联元件构成的梯子形差动4端子电路中，无源串联元件上配置电感器Lo，无源并联元件上配置电容器Co，由此形成集中常数差动延迟线DL。集中常数差动延迟线DL中并联元件电容器Co是由与该电容器等值的两个等值的串联连接的电容器Co/2和Co/2或者Co和Co所构成。共模噪音衰减用电感器L1～L4以及阻抗R1～R4连接在串联连接的电容器Co/2之间或者Co之间的连接点T1～T4与接地电位之间，与电容器Co/2、Co一起形成共模噪音衰减用串联共振电路。