-
公开(公告)号：CN110798225B
公开(公告)日：2024-07-23
申请号：CN201911077492.3
申请日：2019-11-06
申请人： 深圳大普微电子科技有限公司
IPC分类号： H03M13/03 , G06N3/0455 , G06N3/084
摘要： 本申请公开了一种数据纠错方法、装置、设备及可读存储介质。本申请公开的方法包括：S11、获取待纠错的目标数据；S12、利用纠错码对目标数据进行纠错，获得第一数据；S13、判断第一数据是否纠错成功；若是，则执行S15；若否，则执行S14；S14、利用目标神经网络对目标数据进行修正，获得第二数据，将第二数据确定为目标数据，并执行S12；S15、将第一数据确定为完成纠错的目标数据。本申请可利用纠错码和目标神经网络相配合纠错数据，从而可避免纠错码数据纠错失败和纠错过程中的数据丢失。相应地，本申请公开的一种数据纠错装置、设备及可读存储介质，也同样具有上述技术效果。
-
公开(公告)号：CN112564682B
公开(公告)日：2024-07-05
申请号：CN202011531396.4
申请日：2020-12-22
申请人： 深圳大普微电子科技有限公司
IPC分类号： H03K17/28
摘要： 本发明公开了一种修正建立时间违反的方法、装置及系统，在对建立时间违反路径上的逻辑器件进行替换时，按照延迟功耗权重比从大到小的顺序依次将逻辑器件替换为替换逻辑器件，并在每次替换后将路径余量更新为路径余量与本次替换的替换逻辑器件的延迟减小量的和，直至更新后的路径余量大于0或者所有逻辑器件均被替换完。可见，该方法替换同类型逻辑器件的技术上，还考虑了替换逻辑器件的功耗，由于延迟功耗权重比越大，说明替换逻辑器件后获得的延迟收益大而增加的漏电功耗少，可见，按照延迟功耗权重比从大到小的顺序进行器件替换能够在较快修正建立时间的基础上还减少漏电功耗的增加，提高了修正建立时间违反的效率。
-
公开(公告)号：CN112527199B
公开(公告)日：2024-05-28
申请号：CN202011437543.1
申请日：2020-12-07
申请人： 深圳大普微电子科技有限公司
IPC分类号： G06F3/06
摘要： 本发明实施例涉及存储设备技术领域，公开了一种提高闪存介质寿命的方法、装置和电子设备。该方法包括：确定待操作的目标块；获取闪存介质的实时温度；在所述实时温度符合第一预设温度范围时，将所述目标块进行冻结处理；在所述实时温度符合第二预设温度范围时，启用所述冻结处理后的所述目标块。本发明通过对块进行冻结处理，避免了直接将块标为坏块，在温度符合时，恢复冻结的块，从而能够使块再被利用，总体上提升了闪存介质的使用寿命。
-
公开(公告)号：CN112558883B
公开(公告)日：2024-05-14
申请号：CN202011539967.9
申请日：2020-12-23
申请人： 深圳大普微电子科技有限公司
摘要： 本发明实施例涉及固态硬盘应用领域，公开了一种数据存储管理方法、固态硬盘控制器及固态硬盘，所述数据存储管理方法，应用于固态硬盘，所述方法包括：获取用户数据；并行对所述用户数据进行预处理，生成多个预处理后的数据；对所述多个预处理后的数据进行单元电压状态分布统计，选择最符合需求的单元电压状态分布，以确定存储数据。通过并行对用户数据进行预处理，并对多个预处理后的数据进行单元电压状态分布统计，选择最符合需求的单元电压状态分布，以确定存储数据，本发明实施例能够控制易发生泄漏所对应的电压状态内的单元数量，从而能够减少滞留错误，提高固态硬盘的使用寿命。
-
公开(公告)号：CN111752484B
公开(公告)日：2024-04-12
申请号：CN202010514607.7
申请日：2020-06-08
申请人： 深圳大普微电子科技有限公司
IPC分类号： G06F3/06
摘要： 本发明实施例涉及固态硬盘技术领域，公开了一种SSD控制器、固态硬盘及数据写入方法。包括：NVMe控制器，用于获取写命令；中央处理器，与NVMe控制器电连接，用于接收并解析写命令,并返回给NVMe控制器，使NVMe控制器根据写命令，搜索缓存存储器的可用缓存空间的基地址，且从主机获取主机数据；缓存控制器，与NVMe控制器电连接，用于根据可用缓存空间的基地址，将主机数据写入缓存存储器，且使中央处理器产生数据搬移指令；NAND Flash控制器，分别与缓存控制器和中央处理器电连接，用于根据数据搬移指令，将主机数据移出至NAND Flash存储器，且使中央处理器产生释放命令，以使NVMe控制器根据释放命令释放可用缓存空间。通过上述方式，本发明实施例提升了SSD控制器的写性能。
-
公开(公告)号：CN113946200B
公开(公告)日：2024-03-19
申请号：CN202111212164.7
申请日：2021-10-18
申请人： 深圳大普微电子科技有限公司
IPC分类号： G06F1/26
摘要： 本申请公开了一种电路动态电压降的检测方法、装置及一种电子设备和计算机可读存储介质，该方法包括：确定需要检测的目标电路；在目标电路中确定所有时序路径的终点，并统计每个终点对应的起点数量和逻辑门数量；确定起点数量基准值和逻辑门数量基准值；若目标终点对应的起点数量大于起点数量基准值或逻辑门数量大于逻辑门数量基准值，则判定目标终点对应的时序路径中存在动态电压降风险。本申请在后端实现之前实现动态电压降的检测，提高了检测动态电压降的准确率。
-
公开(公告)号：CN116755639B
公开(公告)日：2024-03-08
申请号：CN202311041826.8
申请日：2023-08-18
申请人： 深圳大普微电子科技有限公司
IPC分类号： G06F3/06
-
公开(公告)号：CN116505954B
公开(公告)日：2024-01-23
申请号：CN202310769907.3
申请日：2023-06-28
申请人： 深圳大普微电子科技有限公司
IPC分类号： H03M7/40
摘要： 本发明公开了一种霍夫曼编码方法、系统、装置及介质，适用于数据压缩技术领域。应用于霍夫曼编码电路，在构建二叉树、调整二叉树的过程中充分利用硬件的并行运算，将二叉树的深度值进行约束得到预设二叉树深度值，以此限定字符编码最大长度，并在较短的时间内完成二叉树的树结构调整以此实现霍夫曼编码。整个编码过程不需要引入额外的时间开销；由于对二叉树的深度进行约束，在超出预设二叉树深度值的情况下，先确定初始二叉树的待调整节点的数量；根据待调整节点的数量与空洞节点的数量确定初始二叉树的二叉树调整策略调整初始二叉树，降低霍夫曼解码的复杂度，以提高霍夫曼解码效率，节省硬件资源。
-
公开(公告)号：CN112699058B
公开(公告)日：2023-12-29
申请号：CN202011641714.2
申请日：2020-12-31
申请人： 深圳大普微电子科技有限公司
摘要： 本申请公开了一种适用于循环神经网络的寻址方法、装置、加速器以及介质，该包括：从操作指令中提取出操作数的地址编码以及控制码；根据地址编码中的寻址字段，确定操作数的地址信息；地址信息包括所述操作数的读取地址信息或写入地址信息；根据所述地址信息完成对当前操作数的相关寻址操作，然后根据控制码并通过预先在地址寄存器上配置的运算器，基于所述运算器提供的运算类型进行相应的地址更新。本申请通过预先设置在地址寄存器上配置的运算器来解决运算资源短缺和运算资源冲突问题，并且能够有效减少指令的存储，提升寻址效率。通过上述方案，本申请能够在针对循环神经网络的硬件加速器中有效展开寻址处理，契合循环神经网络的计算特点。
-
公开(公告)号：CN112035381B
公开(公告)日：2023-10-27
申请号：CN202011049920.4
申请日：2020-09-29
申请人： 深圳大普微电子科技有限公司
摘要： 本发明实施例涉及数据存储技术领域，公开了一种存储系统及存储数据处理方法，所述存储系统包括硬件系统和固件系统，硬件系统包括主控制器、至少一个从控制器、连接模块、动态随机存储器以及主机接口，主控制器以及每一从控制器均一一对应连接一个闪存阵列，主控制器通过连接模块通信连接每一从控制器；固件系统包括运行于主控制器上的主固件和运行于从控制器上的至少一个从固件，主固件包括前端模块、算法模块、主通路模块和主后端模块。通过设置连接模块实现主控制器与至少一个从控制器之间通信连接，本发明能够解决现有闪存接口带宽无法扩展、闪存接口速度不足的技术问题，实现在扩展闪存介质的数量的同时，提高闪存接口速度。
-
-
-
-
-
-
-
-
-
搜索结果
347 条记录 (耗时 0.397 秒)