公开(公告)号：CN113383516B

公开(公告)日：2022-08-02

申请号：CN201980082986.2

申请日：2019-12-12

申请人： 因特拉克蒂克控股有限责任公司 ,  C·S·里德 ,  D·墨菲 ,  R·R·丹尼 ,  M·R·艾维斯 ,  R·德瓦尼

发明人： C·S·里德 ,  D·墨菲 ,  R·R·丹尼 ,  M·R·艾维斯 ,  R·德瓦尼

IPC分类号： H04L12/437 ,  H04L49/109 ,  H04L69/22

摘要： 本发明涉及用于处理器核之间的改进的数据传输的方法和装置。互连装置即使在高时钟速率下也能实现改进的信号完整性，并能实现增加的带宽和较低的延迟。在互连装置中，发送处理核发送数据，发送处理核通过形成报头指示接收核的位置并且有效载荷是将被发送的数据的分组来将数据发送至接收核。分组被发送至与处理核阵列在同一芯片上的数据涡交换机，通过将分组路由至包含该接收处理核的处理核阵列将分组路由至该接收核。数据涡交换机将分组路由至处理器核阵列中的接收处理器核。数据涡交换机不是纵横式交换机，这消除了不同组的分组进入交换机时对数据涡交换机进行全局设置和重置。数据涡交换机与处理核阵列安装在同一芯片上降低了功率和延迟。

公开(公告)号：CN113383516A

公开(公告)日：2021-09-10

申请号：CN201980082986.2

申请日：2019-12-12

申请人： 因特拉克蒂克控股有限责任公司 ,  C·S·里德 ,  D·墨菲 ,  R·R·丹尼 ,  M·R·艾维斯 ,  R·德瓦尼

发明人： C·S·里德 ,  D·墨菲 ,  R·R·丹尼 ,  M·R·艾维斯 ,  R·德瓦尼

IPC分类号： H04L12/28 ,  H04L12/42 ,  H04L12/46 ,  H04L12/54 ,  H04L12/70 ,  H04L12/701 ,  H04L12/703

摘要： 互连装置的实施方式即使在高时钟速率下也能实现改进的信号完整性，并能实现增加的带宽和较低的延迟。在用于核阵列的互连装置中，发送处理核可以发送数据。在用于核阵列的互连装置中，发送处理核可以通过形成报头指示接收核的位置并且有效载荷是将被发送的数据的分组来将数据发送至接收核。分组被发送至与处理核阵列在同一芯片上的数据涡交换机，并首先通过将分组路由至包含该接收处理核的处理核阵列来将分组路由至该接收核。然后，数据涡交换机将分组路由至处理器核阵列中的接收处理器核。数据涡交换机不是纵横式交换机，这消除了不同组的分组进入交换机时对数据涡交换机进行全局设置和重置。数据涡交换机与处理核阵列安装在同一芯片上降低了所需的功率和延迟。