-
公开(公告)号:CN107506152B
公开(公告)日:2020-05-08
申请号:CN201710818645.X
申请日:2017-09-12
申请人: 上海交通大学
IPC分类号: G06F3/06
摘要: 本发明提供一种提高PM访存请求并行度的解析装置与方法,包括地址范围划分模块、Bank序列号识别模块、Bank序列号平衡模块,局部性策略控制模块。访存请求经地址范围划分模块,区分DRAM请求与PM请求;经Bank序列号识别模块,识别访存请求中的Bank序列号;经Bank序列号平衡模块,将Bank号集中的访存请求转化为分散的请求,并确保这些访存请求分配给不同的调度队列;局部性策略控制模块,用于批量处理具有行缓存局部性特征的访存请求;最大限度的使用Open‑page模式,使得具有局部性特征的访存请求能够被高效的调度;本发明能够方便快捷的解析DRAM和PM访存指令,对于PM类型的访存请求提高其Bank并行度及行缓存局部性。
-
公开(公告)号:CN107506152A
公开(公告)日:2017-12-22
申请号:CN201710818645.X
申请日:2017-09-12
申请人: 上海交通大学
IPC分类号: G06F3/06
摘要: 本发明提供一种提高PM访存请求并行度的解析装置与方法,包括地址范围划分模块、Bank序列号识别模块、Bank序列号平衡模块,局部性策略控制模块。访存请求经地址范围划分模块,区分DRAM请求与PM请求;经Bank序列号识别模块,识别访存请求中的Bank序列号;经Bank序列号平衡模块,将Bank号集中的访存请求转化为分散的请求,并确保这些访存请求分配给不同的调度队列;局部性策略控制模块,用于批量处理具有行缓存局部性特征的访存请求;最大限度的使用Open-page模式,使得具有局部性特征的访存请求能够被高效的调度;本发明能够方便快捷的解析DRAM和PM访存指令,对于PM类型的访存请求提高其Bank并行度及行缓存局部性。
-