-
公开(公告)号：CN102289412B
公开(公告)日：2013-08-14
申请号：CN201110264402.9
申请日：2011-09-07
申请人： 上海交通大学 , 上海欣纳电子技术有限公司
IPC分类号： G06F12/06
摘要： 本发明提供了一种固态硬盘的静态磨损均衡方法，所述方法包括以下步骤：步骤S1：以对应于被擦除块的物理地址作为键，以一个16位的计数器作为值构造哈希表并存放在内存中；步骤S2：当有块被擦除事件发生时，对存放在内存中的哈希表进行衰老和更新；步骤S3：对存放在内存中的哈希表中的块对应的计数器进行比较以区分冷热块，并对所述哈希表中冷热块进行冷热数据交换。本发明还提供一种固态硬盘的静态磨损均衡系统。本发明在哈希表的基础上采用衰老(aging mechanism)的最近最少算法(LRU)统计和处理块的冷热属性并采取相应操作，在占用较少内存和消耗较短CPU时间的同时保证了磨损均衡算法的性能。
-
公开(公告)号：CN102289412A
公开(公告)日：2011-12-21
申请号：CN201110264402.9
申请日：2011-09-07
申请人： 上海交通大学 , 上海欣纳电子技术有限公司
IPC分类号： G06F12/06
摘要： 本发明提供了一种固态硬盘的静态磨损均衡方法，所述方法包括以下步骤：步骤S1：以对应于被擦除块的物理地址作为键，以一个16位的计数器作为值构造哈希表并存放在内存中；步骤S2：当有块被擦除事件发生时，对存放在内存中的哈希表进行衰老和更新；步骤S3：对存放在内存中的哈希表中的块对应的计数器进行比较以区分冷热块，并对所述哈希表中冷热块进行冷热数据交换。本发明还提供一种固态硬盘的静态磨损均衡系统。本发明在哈希表的基础上采用衰老(aging mechanism)的最近最少算法(LRU)统计和处理块的冷热属性并采取相应操作，在占用较少内存和消耗较短CPU时间的同时保证了磨损均衡算法的性能。
-
-
公开(公告)号：CN102819692A
公开(公告)日：2012-12-12
申请号：CN201210285374.3
申请日：2012-08-10
申请人： 上海交通大学
摘要： 本发明公开一种基于FPGA的RNA二级结构预测装置、系统及其实现方法，该系统包括：上位机，将RNA序列信息通过网络传给RNA二级结构预测装置，并将其存储于该预测装置的存储单元；以及RNA二级结构预测装置，对该RNA序列信息形成向量操作数，根据设定的并行宽度执行Nussinov计算公式，将结果写回存储单元，并于所有计算完成后，再将结果通过网络传回该上位机，本发明通过向量化运算的方式，将传统的每周期进行一个单个操作数的运算，变成每周期同时进行一次向量操作，每个向量操作数由许多个普通操作数组成，极大提高了算法的计算效率。
-
公开(公告)号：CN102799560A
公开(公告)日：2012-11-28
申请号：CN201210331247.2
申请日：2012-09-07
申请人： 上海交通大学
IPC分类号： G06F15/173
摘要： 本发明提出了一种基于片上网络的动态可重构子网划分方法及系统，所述方法包括以下步骤：步骤S1：根据配置信息将片上网络划分多个逻辑子网，所述逻辑子网包括正在被使用的处理单元；步骤S2：根据所述逻辑子网在所述片上网络上构建多个物理子网，每一所述物理子网对应包含一逻辑子网，且每一所述物理子网为规则矩形子网；步骤S3：在所述物理子网内，采用无死锁的路由方式来实现任意两路由节点的通信。本发明能有效支持上层任意资源划分策略的实现，充分提高了片上资源的利用率，最终有效提高了众核处理器系统内计算资源的利用率，提高了众核处理器的性能。
-
公开(公告)号：CN102855118B
公开(公告)日：2016-03-30
申请号：CN201210285501.X
申请日：2012-08-10
申请人： 上海交通大学
IPC分类号： G06F7/58
摘要： 本发明提供了一种随机数生成方法及装置，通过依据需求按照组为单位分配RAM及寄存器，且每组含有随机数生成模块和处理模块，然后将RAM的一端连接至寄存器的输入端，用于向寄存器提供输入数据，接着寄存器的输出端连接至随机数生成模块，用于将寄存器处理后的数据提供给随机数生成模块，最终随机数生成模块的生成数据反馈回RAM,并通过处理模块产生随机数信息，本方案易实现、分布性好，有利于降低硬件资源消耗。
-
公开(公告)号：CN102751963B
公开(公告)日：2015-12-02
申请号：CN201210249571.X
申请日：2012-07-18
申请人： 上海交通大学
IPC分类号： H03H17/00
摘要： 本发明公开一种基于乘累加器环的可配置离散小波变换电路及其实现方法，电路包括：一维离散小波变换单元，包括高通滤波器及低通滤波器，高、低通滤波器均分别包括奇滤波器、偶滤波器及加法器，每个奇滤波器或偶滤波器均由乘累加器环实现，该高通滤波器及该低通滤波器的奇滤波器和偶滤波器的输出分别输入至其加法器相加得到离散小波变换的结果；存储单元，存放用户对于一维离散小波变换所需的配置信息；控制逻辑，根据参数控制奇偶缓存地址指针的变化以及奇偶滤波器的工作状态；以及接口模块，负责获取需要进行离散小波变换的数据并且在离散小波变换完成后将结果通过系统总线传回，通过本发明，可实现任意滤波器长度的一维离散小波变换电路。
-
公开(公告)号：CN102855118A
公开(公告)日：2013-01-02
申请号：CN201210285501.X
申请日：2012-08-10
申请人： 上海交通大学
IPC分类号： G06F7/58
摘要： 本发明提供了一种随机数生成方法及装置，通过依据需求按照组为单位分配RAM及寄存器，且每组含有随机数生成模块和处理模块，然后将RAM的一端连接至寄存器的输入端，用于向寄存器提供输入数据，接着寄存器的输出端连接至随机数生成模块，用于将寄存器处理后的数据提供给随机数生成模块，最终随机数生成模块的生成数据反馈回RAM,并通过处理模块产生随机数信息，本方案易实现、分布性好，有利于降低硬件资源消耗。
-
公开(公告)号：CN102521160A
公开(公告)日：2012-06-27
申请号：CN201110436697.3
申请日：2011-12-22
申请人： 上海交通大学
IPC分类号： G06F12/08
摘要： 本发明提供了一种基于写缓冲检测器的固态硬盘(SSD)控制器、写入数据的寻址方法和可选择的并行通道写入方法，实现了对数据的地址特征的准确判断，分别缓存连续地址数据和随机地址数据，基于上述不同数据类型写入不同的写入策略，提高了随机数据的写速度。该写缓冲检测器包括：地址减法器，用于将当前页地址与前一页地址进行减法运算，该地址减法器包括前一页地址寄存器和当前页地址寄存器，该前一页地址寄存器用于存储前一页的数据和地址，该当前页地址寄存器用于存储当前页的数据和地址；连续数据缓冲器，其大小设定为参数Sequential-Buffer-Size，用于将可能判定为连续性访问的数据进行缓存，若该连续数据缓冲器中的数据长度达到设定的参数，则判定该连续数据缓冲器中的数据为连续性数据；随机数据缓冲器，用于缓存随机访问的数据。
-
公开(公告)号：CN102387080A
公开(公告)日：2012-03-21
申请号：CN201110321491.6
申请日：2011-10-21
申请人： 上海交通大学
摘要： 本发明揭示了一种片上网络虫洞路由容错方法，所述方法包括如下步骤：在发送端，IP Core将数据包发送到NI接口，在NI接口将数据包分解为flit进行传输；如果是关键的数据包，对于data flit，每个data flit都连续发送2次或2次以上；如果不是关键的数据包，则data flit只发送一次；在接收端，路由器首先接收head flit，对head flit的目的地址部分进行三模冗余判断，确定此数据包的目的地是当前NoC块tile；接着接收data flit，如果是关键数据包，则每个data flit都是双模冗余的，路由器在接收时进行奇偶校验和双模冗余校验，将正确的结果提交给NI接口；如果发现全部data flit都是错误的，则报告NI接口该数据包出错，将错误恢复交给上层协议处理。本发明可提高片上网络数据传输的可靠性、灵活性。
-
-
-
-
-
-
-
-
-
搜索结果
26 条记录 (耗时 0.041 秒)
