-
-
公开(公告)号：CN107403770A
公开(公告)日：2017-11-28
申请号：CN201710673840.8
申请日：2017-08-03
申请人： 上海兆芯集成电路有限公司
IPC分类号： H01L23/31 , H01L23/522 , H01L23/528
摘要： 一种电子结构以及电子结构阵列，该电子结构包括重布线路结构、第一支撑结构、第二支撑结构、多个第一接合凸部、多个第二接合凸部、第一封胶以及第二封胶。第一支撑结构具有第一开口，配置于重布线路结构的第一面上。第二支撑结构具有第二开口，配置于重布线路结构相对于第一面的第二面上。第一接合凸部配置于重布线路结构的第一面上，且位于第一开口中。第二接合凸部配置于重布线路结构的第二面上，且位于第二开口中。第一封胶填充于第一开口与第一接合凸部之间。第二封胶填充于第二开口与第二接合凸部之间。本发明能提升结构强度且降低其制程的生产成本。
-
公开(公告)号：CN107301956A
公开(公告)日：2017-10-27
申请号：CN201710655919.8
申请日：2017-08-03
申请人： 上海兆芯集成电路有限公司
IPC分类号： H01L21/56
摘要： 一种晶片封装制程，其包括以下步骤：提供支撑结构及承载板，其中支撑结构具有多个开口，支撑结构配置于承载板上；在承载板上配置多个晶片，多个晶片分别位于支撑结构的多个开口中；形成覆盖支撑结构与多个晶片的封胶，支撑结构与多个晶片位于封胶与承载板之间，封胶填充于多个开口与多个晶片之间；移除承载板；以及在支撑结构上配置重布线路结构，其中重布线路结构连接多个晶片。本发明能提升结构强度且降低其制程的生产成本。
-
公开(公告)号：CN111682010B
公开(公告)日：2022-05-03
申请号：CN202010517093.0
申请日：2020-06-09
申请人： 上海兆芯集成电路有限公司
IPC分类号： H01L23/535 , H01L23/31 , H01L21/50 , H01L21/56 , H01L21/60
摘要： 本发明公开一种芯片封装体阵列及芯片封装体，其中该芯片封装体包括下列构件。一支撑结构整体由相同材料形成，并具有一开口。多个支撑导电孔道贯穿支撑结构。一芯片位于开口内。一封装材料位于支撑结构及芯片上，并填充在支撑结构的开口与芯片之间。多个材料导电孔道位于封装材料内，并分别连接这些支撑导电孔道。一材料图案化导电层位于封装材料上，并连接这些材料导电孔道。一第一重布线路结构位于封装材料及材料图案化导电层上。一第二重布线路结构位于支撑结构、芯片及封装材料上。本发明还提供一种晶片封装方法。
-
公开(公告)号：CN111668106B
公开(公告)日：2022-05-03
申请号：CN202010516757.1
申请日：2020-06-09
申请人： 上海兆芯集成电路有限公司
IPC分类号： H01L21/50 , H01L21/56 , H01L21/60 , H01L23/535
摘要： 本发明公开一种芯片封装方法，其包括下列步骤：提供一支撑结构，且该支撑结构具有多个开口。形成多个支撑导电孔道贯穿该支撑结构。暂时地固定该支撑结构及多个芯片至一载板，其中这些芯片分别位于该支撑结构的这些开口内。形成一封装材料在该载板上，以及形成多个材料导电孔道及一材料图案化导电层，其中这些材料导电孔道位于该封装材料内并分别连接这些支撑导电孔道。形成一第一重布线路结构在该封装材料及该材料图案化导电层上，其中该第一重布线路结构经由该材料图案化导电层及这些材料导电孔道与该芯片及这些支撑导电孔道相电连接。移离该载板，以及形成一第二重布线路结构。
-
公开(公告)号：CN111682010A
公开(公告)日：2020-09-18
申请号：CN202010517093.0
申请日：2020-06-09
申请人： 上海兆芯集成电路有限公司
IPC分类号： H01L23/535 , H01L23/31 , H01L21/50 , H01L21/56 , H01L21/60
摘要： 本发明公开一种芯片封装体阵列及芯片封装体，其中该芯片封装体包括下列构件。一支撑结构整体由相同材料形成，并具有一开口。多个支撑导电孔道贯穿支撑结构。一芯片位于开口内。一封装材料位于支撑结构及芯片上，并填充在支撑结构的开口与芯片之间。多个材料导电孔道位于封装材料内，并分别连接这些支撑导电孔道。一材料图案化导电层位于封装材料上，并连接这些材料导电孔道。一第一重布线路结构位于封装材料及材料图案化导电层上。一第二重布线路结构位于支撑结构、芯片及封装材料上。本发明还提供一种晶片封装方法。
-
公开(公告)号：CN107403734B
公开(公告)日：2020-06-02
申请号：CN201710657021.4
申请日：2017-08-03
申请人： 上海兆芯集成电路有限公司
摘要： 一种电子结构制程，其包括以下步骤：提供重布线路结构及承载板；于重布线路结构上形成多个第一接合凸部及第一支撑结构；形成填充于第一开口与第一接合凸部之间的第一封胶；移除承载板；于重布线路结构上形成多个第二接合凸部及第二支撑结构；形成填充于第二开口与第二接合凸部之间的第二封胶。本发明能提升结构强度且降低其制程的生产成本。
-
公开(公告)号：CN107301956B
公开(公告)日：2019-10-25
申请号：CN201710655919.8
申请日：2017-08-03
申请人： 上海兆芯集成电路有限公司
IPC分类号： H01L21/56
摘要： 一种晶片封装制程，其包括以下步骤：提供支撑结构及承载板，其中支撑结构具有多个开口，支撑结构配置于承载板上；在承载板上配置多个晶片，多个晶片分别位于支撑结构的多个开口中；形成覆盖支撑结构与多个晶片的封胶，支撑结构与多个晶片位于封胶与承载板之间，封胶填充于多个开口与多个晶片之间；移除承载板；以及在支撑结构上配置重布线路结构，其中重布线路结构连接多个晶片。本发明能提升结构强度且降低其制程的生产成本。
-
-
公开(公告)号：CN111446219A
公开(公告)日：2020-07-24
申请号：CN202010380983.1
申请日：2020-05-08
申请人： 上海兆芯集成电路有限公司
IPC分类号： H01L23/367 , H01L23/31
摘要： 本发明公开一种芯片封装体，其包括一封装基板、一芯片、一散热盖及一导热材料。芯片以倒装接合方式安装在封装基板上。散热盖安装在封装基板上并笼罩芯片。导热材料填充于芯片与散热盖之间。散热盖可具有朝向芯片的一内面及位于内面的一止挡墙，且止挡墙将导热材料局限于芯片与散热盖的内面之间。通过散热盖的止挡墙可阻挡导热材料的延伸，以避免造成污染。
-
-
-
-
-
-
-
-
-
搜索结果
32 条记录 (耗时 0.035 秒)
