-
公开(公告)号：CN112257363B
公开(公告)日：2023-04-18
申请号：CN202011187259.3
申请日：2020-10-30
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F30/3312 , G06F30/3315 , G06F30/337
摘要： 一种内存的选择方法，包括下列步骤。根据测试模型，取得参考内存的多个第一参数。依据该些第一参数，对一内存进行参数提取，以获取该内存的多个第二参数。比较该些第一参数与该些第二参数，以确定该内存是否合格，当该内存的该些第二参数分别小于或等于对应个的该些第一参数，则确定该内存为合格内存，当该内存的该些第二参数有任意一个大于对应个的该些第一参数，则确定该内存不合格。
-
公开(公告)号：CN106874593B
公开(公告)日：2020-11-13
申请号：CN201710076014.5
申请日：2017-02-13
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F30/30
摘要： 数字电子装置设计调整方法以及服务器。该方法对一数字电子装置设计分析数据保持时间特征集，获取保持时间违例的多条路径。该方法更遍历保持时间违例的所述保持时间违例的多条路径，以对所述保持时间违例的多条路径各自收集多类型的变量数据。根据所收集的所述保持时间违例的多条路径的多类型的变量数据，评估出保持时间违例的关键变量，并针对上述关键变量调整该数字电子装置设计，优化数据保持时间。
-
公开(公告)号：CN111796199A
公开(公告)日：2020-10-20
申请号：CN202010748776.7
申请日：2020-07-30
申请人： 上海兆芯集成电路有限公司
摘要： 本发明提供电源网络均匀性及功耗测试方法。该电源网络均匀性及功耗测试方法包括利用多个一般电路单元布满测试电路；利用电源网络对每一所述一般电路单元提供供应电压；指定每一所述一般电路单元的功耗；计算所述测试电路的功耗密度以及所述一般电路单元的功耗密度；以及判断所述测试电路的功耗密度与所述一般电路单元的功耗密度是否相同，其中当所述测试电路的功耗密度与所述一般电路单元的功耗密度相同时，判断所述电源网络是否均匀，当所述测试电路的功耗密度与所述一般电路单元的功耗密度不同时，代表运行所述测试方法的工具发生故障。
-
公开(公告)号：CN105488287B
公开(公告)日：2019-02-26
申请号：CN201510890845.7
申请日：2015-12-04
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F17/50
摘要： 本发明提供了一种时序修正方法，包括：根据网表文件、第一时序约束文件以及寄生参数文件进行静态时序分析以产生第一标准延迟文件和日志文件；透过第一脚本，根据所述日志文件判断是否发生设计规则违例；当判断所述设计规则违例发生时，透过所述第一脚本，产生违例组件列表，以及对应设计规则允许的最大设定值的第二时序约束文件；以及根据所述第二时序约束文件判断是否修正时序路径。
-
公开(公告)号：CN111796199B
公开(公告)日：2022-12-27
申请号：CN202010748776.7
申请日：2020-07-30
申请人： 上海兆芯集成电路有限公司
摘要： 本发明提供电源网络均匀性及功耗测试方法。该电源网络均匀性及功耗测试方法包括利用多个一般电路单元布满测试电路；利用电源网络对每一所述一般电路单元提供供应电压；指定每一所述一般电路单元的功耗；计算所述测试电路的功耗密度以及所述一般电路单元的功耗密度；以及判断所述测试电路的功耗密度与所述一般电路单元的功耗密度是否相同，其中当所述测试电路的功耗密度与所述一般电路单元的功耗密度相同时，判断所述电源网络是否均匀，当所述测试电路的功耗密度与所述一般电路单元的功耗密度不同时，代表运行所述测试方法的工具发生故障。
-
公开(公告)号：CN112069752B
公开(公告)日：2022-09-27
申请号：CN202011050879.2
申请日：2020-09-29
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F30/3315
摘要： 本发明提供了一种静态时序分析方法。上述静态时序分析方法适用于电压降的静态时序分析。该静态时序分析方法包括：执行动态电压降分析，以产生电压波形文件；自电压波形文件提取每一电路单元在一取样周期的至少一个取样时间点的电压降；选取每一电路单元在取样周期最大的电压降；以及将最大的电压降提供至芯片的每一电路单元，以进行路径时序检查。
-
公开(公告)号：CN112131809A
公开(公告)日：2020-12-25
申请号：CN202010984323.4
申请日：2020-09-18
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F30/3312
摘要： 本发明提供了一时序报告分析方法和装置。时序报告分析方法可应用于电子设计自动化。在一实施例中，上述时序报告分析方法的步骤包括：将多个功能模块对应的时序报告依起点和终点进行分类，以产生多个起点模块和多个终点模块对应的时序信息；根据上述时序信息，取得上述多个起点模块的一第一起点模块和上述多个终点模块的一第一终点模块所对应的一初始版本时序结果和一第二版本时序结果；将上述初始版本时序结果和上述第二版本时序结果进行比对，以产生一第一比对结果；将上述第一比对结果转换到一坐标图上；以及根据上述坐标图进行时序报告的分析。
-
公开(公告)号：CN112069752A
公开(公告)日：2020-12-11
申请号：CN202011050879.2
申请日：2020-09-29
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F30/3315
摘要： 本发明提供了一种静态时序分析方法。上述静态时序分析方法适用于电压降的静态时序分析。该静态时序分析方法包括：执行动态电压降分析，以产生电压波形文件；自电压波形文件提取每一电路单元在一取样周期的至少一个取样时间点的电压降；选取每一电路单元在取样周期最大的电压降；以及将最大的电压降提供至芯片的每一电路单元，以进行路径时序检查。
-
公开(公告)号：CN107203676A
公开(公告)日：2017-09-26
申请号：CN201710482037.6
申请日：2017-06-22
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F17/50
CPC分类号： G06F17/5045
摘要： 一种用以提升集成电路设计的时序性能的方法及数据处理系统，该用以提升一集成电路设计的时序性能的方法包括：设定关于时序性能的多个既定参数及其对应参考指标；取得关于集成电路设计的一时序分析报告，其中集成电路设计包括多个路径且时序分析报告包括每一路径的一时序信息；根据时序信息，从路径中决定至少一关键路径；撷取至少一关键路径的既定参数的多个参数值，并根据参数值与对应参考指标，决定多个异常参数；根据异常参数，产生一诊断结果；以及根据诊断结果，产生一优化建议信息，从而根据优化建议信息提升至少一关键路径的时序性能。
-
公开(公告)号：CN106874593A
公开(公告)日：2017-06-20
申请号：CN201710076014.5
申请日：2017-02-13
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F17/50
摘要： 数字电子装置设计调整方法以及服务器。该方法对一数字电子装置设计分析数据保持时间特征集，获取保持时间违例的多条路径。该方法更遍历保持时间违例的所述保持时间违例的多条路径，以对所述保持时间违例的多条路径各自收集多类型的变量数据。根据所收集的所述保持时间违例的多条路径的多类型的变量数据，评估出保持时间违例的关键变量，并针对上述关键变量调整该数字电子装置设计，优化数据保持时间。
-
-
-
-
-
-
-
-
-
搜索结果
20 条记录 (耗时 0.043 秒)
