-
公开(公告)号:CN112380799B
公开(公告)日:2024-05-31
申请号:CN202011214929.6
申请日:2020-11-03
申请人: 上海安路信息科技股份有限公司
发明人: 邓永国
IPC分类号: G06F30/34
摘要: 本发明公开了一种基于SIOU的微总线型DSP电路架构,包括SIOU微总线和至少一个信号运算单元,SIOU微总线包括串行输入输出单元,至少一个信号运算单元挂接在SIOU微总线上。SIOU微总线的数据输入端用于输入数据信号,至少一个信号运算单元用于对输入的数据信号进行运算,SIOU微总线的数据输出端用于输出运算后的数据信号,SIOU微总线的控制输入端用于输入FPGA芯片传送的控制信号。相较于现有技术,本发明通过采用串行输入输出单元,可以以单列或多列、单行或多行、或行列组合形式在FPGA芯片架构中配置微总线型DSP电路,实现了挂载的信号运算单元功能可选以及信号运算单元数量可灵活挂载,电路结构灵活,适用于精度和速度及功耗要求较高的场景中。