阵列天线校正方法、装置、电子设备、存储介质及产品

    公开(公告)号:CN118611785A

    公开(公告)日:2024-09-06

    申请号:CN202410837515.0

    申请日:2024-06-26

    IPC分类号: H04B17/12 H04B17/21

    摘要: 本发明公开阵列天线校正方法、装置、电子设备、存储介质及产品。待校正的阵列天线包括至少两个阵面,每个阵面由位于阵面两侧的子阵面相对于位于中部的子阵面旋转设定角度形成,任意两个阵面之间相邻的且位于相应阵面两侧的子阵面构成虚拟阵面,虚拟阵面和阵面均为待校正阵面;对于每个待校正阵面,基于设定频点对待校正阵面中的参考环路进行校正,获得第一不一致性参数;基于设定频点,通过不同于待校正阵面的另一待校正阵面对待校正阵面的接收天线和发射天线进行校正,分别获得第二不一致性参数和第三不一致性参数,实现多个待校正阵面的协同校正,提高了阵列天线校正效率,降低了其维护成本,并为协同成像提供了可靠的基础。

    一种多FPGA系统的上电配置电路和方法

    公开(公告)号:CN116932003A

    公开(公告)日:2023-10-24

    申请号:CN202310962880.X

    申请日:2023-08-02

    IPC分类号: G06F8/65 G06F8/71

    摘要: 本发明公开了一种多FPGA系统的上电配置电路和方法,上电配置电路包括控制模块和至少n级FPGA板卡;FPGA板卡包括配置模块;至少第一级FPGA板卡还包括信号透传模块;至少第二级FPGA板卡的配置模块与第一级FPGA板卡的信号透传模块的输出端连接,控制模块用于将第一级FPGA板卡的升级固件通过第一配置接口写入第一级FPGA板卡的配置模块中;控制模块还用于在第i级FPGA板卡配置完成后,将第i+1级FPGA板卡的升级固件读入到控制模块的内存中,并将第i+1级FPGA板卡的升级固件至少通过第一级FPGA板卡的信号透传模块传输至第i+1级FPGA板卡的配置模块。本发明可以实现对多级FPGA系统的远程更新,硬件上无需JTAG烧写器以及外挂flash存储器,成本较低,而且可以节省时间。

    数字中频信号处理装置、方法、设备及介质

    公开(公告)号:CN116208182B

    公开(公告)日:2024-02-13

    申请号:CN202310051428.8

    申请日:2023-02-02

    IPC分类号: H04B1/00 H04B1/38 H04B1/40

    摘要: 本发明公开了一种数字中频信号处理装置、方法、设备及介质,该装置包括:现场可编程逻辑门阵列FPGA板卡及射频收发器;FPGA板卡,用于接收外接终端发送的配置文件,基于配置文件对调频所需的调频处理参数进行调整,并将配置文件转发至射频收发器,其中,配置文件与调频处理所属的目标场景相对应;射频收发器,用于通过配置文件对调频所需的射频信号参数进行调整,以使射频收发器输出的射频信号满足目标场景对应的中频信号条件。配置文件可以实时根据需求对FPGA板卡及射频收发器的参数进行重新配置,满足了不同场景下对数字中频信号的需求,并且不需要升级代码,减少了ip核的调用,更新后的FPGA板卡可以快速移植验证,进而提高了装置的灵活性。

    数字中频信号处理装置、方法、设备及介质

    公开(公告)号:CN116208182A

    公开(公告)日:2023-06-02

    申请号:CN202310051428.8

    申请日:2023-02-02

    IPC分类号: H04B1/00 H04B1/38 H04B1/40

    摘要: 本发明公开了一种数字中频信号处理装置、方法、设备及介质,该装置包括:现场可编程逻辑门阵列FPGA板卡及射频收发器;FPGA板卡,用于接收外接终端发送的配置文件,基于配置文件对调频所需的调频处理参数进行调整,并将配置文件转发至射频收发器,其中,配置文件与调频处理所属的目标场景相对应;射频收发器,用于通过配置文件对调频所需的射频信号参数进行调整,以使射频收发器输出的射频信号满足目标场景对应的中频信号条件。配置文件可以实时根据需求对FPGA板卡及射频收发器的参数进行重新配置,满足了不同场景下对数字中频信号的需求,并且不需要升级代码,减少了ip核的调用,更新后的FPGA板卡可以快速移植验证,进而提高了装置的灵活性。

    一种多FPGA系统的上电配置电路

    公开(公告)号:CN220855650U

    公开(公告)日:2024-04-26

    申请号:CN202322056311.7

    申请日:2023-08-02

    IPC分类号: G06F8/65 G06F8/71

    摘要: 本实用新型公开了一种多FPGA系统的上电配置电路,包括控制模块和至少n级FPGA板卡;FPGA板卡包括配置模块;至少第一级FPGA板卡还包括信号透传模块;至少第二级FPGA板卡的配置模块与第一级FPGA板卡的信号透传模块的输出端连接,控制模块用于将第一级FPGA板卡的升级固件通过第一配置接口写入第一级FPGA板卡的配置模块中;控制模块还用于在第i级FPGA板卡配置完成后,将第i+1级FPGA板卡的升级固件读入到控制模块的内存中,并将第i+1级FPGA板卡的升级固件至少通过第一级FPGA板卡的信号透传模块传输至第i+1级FPGA板卡的配置模块。本实用新型可以实现对多级FPGA系统的远程更新,硬件上无需JTAG烧写器以及外挂flash存储器,成本较低,而且可以节省时间。

    一种JTAG菊花链拓扑结构和JTAG调试系统

    公开(公告)号:CN220367596U

    公开(公告)日:2024-01-19

    申请号:CN202321726972.X

    申请日:2023-07-04

    IPC分类号: G06F13/42 G06F11/36

    摘要: 本实用新型公开了一种JTAG菊花链拓扑结构,适用于主板卡与至少一个子板卡的级联,JTAG菊花链拓扑结构包括:连接器模块,连接器模块包括与每一板卡对应连接的板卡连接器,主板卡的板卡连接器与子板卡的板卡连接器可插拔连接;至少一个开关模块,开关模块连接于主板卡的JTAG调试接口和主板卡的逻辑控制模块之间,开关模块的控制端与主板卡的板卡连接器连接,开关模块用于根据所主板卡的板卡连接器与子板卡的板卡连接器之间的连接状态,切换测试数据在主板卡和/或子板卡中的传输路径。本实用新型可以解决多板卡级联间多JTAG调试接口的设计问题,降低了硬件系统设备外形空间的使用并且降低了工艺复杂度,提高了设备可靠性。