-
公开(公告)号：CN112927736B
公开(公告)日：2023-12-29
申请号：CN201911233570.4
申请日：2019-12-05
申请人： 上海磁宇信息科技有限公司
IPC分类号： G11C11/16
摘要： 一种磁性随机存储器(MRAM)之读写电路，每个数据单元包括，开关晶体管、磁性隧道结(MTJ)、字线连接、源极线连接和位线连接，其特征在于：包括多个数据单元及多个的参考单元，位线驱动电路和源极线驱动电路，写入电压偏移调整电路用以实现针对写入操作时感知电压，数据选择电路切换电压的输出，灵敏放大器结合时序控制负责将信号进行有效放大，并通过SR锁存器将数据转换成数字信号，写入终止电路用以将前述SR锁存器输出的数据信号来控制写入操作完成与否。本发明采用同一套电路在不同的直流工作点下分别实现读取功能、写入功能、写入状态监控功能，即能降低功耗，还可以增加可靠性。
-
公开(公告)号：CN110543430B
公开(公告)日：2023-08-01
申请号：CN201810519976.8
申请日：2018-05-28
申请人： 上海磁宇信息科技有限公司
发明人： 戴瑾
IPC分类号： G06F12/02
摘要： 本发明提供了一种使用MRAM的存储装置，包括主存储器、主控制器、第一辅助存储器，主控制器内集成第二辅助存储器和搜索加速器；第一辅助存储器和第二辅助存储器都是非易失的随机读写存储器，搜索加速器用于控制内容寻址操作以便加速搜索第二辅助存储器中的数据。主存储器选用NAND闪存，第一辅助存储器是独立的MRAM芯片，第二辅助存储器是MRAM。主控制器内集成的第二辅助存储器分成多个存储空间，主控制器内集成多个搜索加速器，每个搜索加速器负责检索一个存储空间。本发明提出的这种使用在控制芯片内置MRAM、外置MRAM与闪存的混合式存储装置，是一个费效比很高的存储解决方案。
-
公开(公告)号：CN112748859B
公开(公告)日：2023-03-21
申请号：CN201911047774.9
申请日：2019-10-30
申请人： 上海磁宇信息科技有限公司
发明人： 戴瑾
摘要： 本申请提供一种MRAM‑NAND控制器及其数据写入方法。控制器包括嵌入式MRAM、采用DDR‑DRAM接口标准的主机接口、NAND控制器、微控制器、读缓存器与内建于嵌入式MRAM的写缓存。本申请通过将缓存的读/写分隔设计，不但提升数据的读/写速度，在MRAM写入次数有限的条件下优化其使用方式，增加其使用寿命。更进一步，由于MRAM‑NAND控制器的主机接口，采用DDR‑DRAM接口，有助提高控制器及其应用的内存条的读写速度。通过缓存分隔设计，能有效提升、平衡与稳定控制器芯片的读/写作业效能，同时调节工作时序以应对现行主机芯片的兼容性问题，有助提升相关产品的适用性。
-
公开(公告)号：CN112650439B
公开(公告)日：2023-03-21
申请号：CN201910960378.9
申请日：2019-10-10
申请人： 上海磁宇信息科技有限公司
发明人： 戴瑾
IPC分类号： G06F3/06
摘要： 本申请提供一种MRAM‑NAND控制器及其数据写入方法。控制器包括嵌入式MRAM、采用DDR‑DRAM接口标准的主机接口、NAND控制器、微控制器、缓存器与状态寄存器。由于MRAM‑NAND控制器的主机接口，采用DDR‑DRAM接口，有助提高控制器及其应用的内存条的读写速度。通过缓存，能有效提升与稳定控制器芯片的读/写作业效能，同时调节工作时序以应对现行主机芯片的兼容性问题，有助提升相关产品的适用性。
-
公开(公告)号：CN111462794B
公开(公告)日：2022-09-16
申请号：CN201910056720.2
申请日：2019-01-22
申请人： 上海磁宇信息科技有限公司
IPC分类号： G11C11/16
摘要： 本发明提供一种MRAM存储器件，包括若干MRAM存储单元，还包括写状态检测单元；所述MRAM存储单元包括两个磁性隧道结和分别耦合到两个磁性隧道结元件的两个场效应管；两个磁性隧道结的顶端依次连接列选择开关、方向选择开关、位线，两个磁性隧道结底端耦合的场效应管连接到方向选择开关、源线，从而形成两路写电路；且一路写电路的位线端为写入端，一路写电路的源线端接地；另一路写电路的位线端接地，另一路写电路的源线端为写入端；写状态检测单元包括比较器；用于对所述MRAM存储单元的写状态转换的检测。本发明在2T2M基础上增加了写状态检测电路，而且不需要额外设置参考电阻，MRAM存储器件的写入状态功耗大幅度降低。
-
公开(公告)号：CN111899783B
公开(公告)日：2022-06-03
申请号：CN201910374099.4
申请日：2019-05-06
申请人： 上海磁宇信息科技有限公司
发明人： 戴瑾
摘要： 本发明公开了一种利用写检测的高速MRAM芯片及其数据读写方法，所述MRAM芯片包括MRAM主存储单元和若干个外围电路，所述外围电路包括地址解码器、读写控制器及输入输出控制器，所述MRAM芯片还包括写入寄存器、写入检测电路、纠错控制器及纠错冗余单元；所述MRAM主存储单元和外围电路用于配合执行读写操作；所述写入寄存器用于暂存待写入的地址和待写入到该地址的数据；所述写入检测电路用于在检测到写入操作失败状况时发送报错信号；所述纠错控制器中设有写入队列和用于存储出错地址和对应替换地址的纠错地址存储单元。本发明利用写入状态检测电路，在ECC校验检测电路的基础上，结合纠错冗余单元，进一步提高纠错能力，进一步提高MRAM的读写速度。
-
公开(公告)号：CN110197836B
公开(公告)日：2022-06-03
申请号：CN201810162281.9
申请日：2018-02-27
申请人： 上海磁宇信息科技有限公司
发明人： 戴瑾
摘要： 本发明公开了一种含阵列内哑元的MRAM阵列，包括：源线与位线垂直布局，其中，所述MRAM阵列分为多个子阵列，每一所述子阵列有一条公共源线和所有的源线连接，并和位线平行，所述公共源线占据一列的空间。本发明较之于现有技术，有效解决了现有技术中SL另外走线导致的影响蚀刻质量的问题，通过将一位线作为公共的源线，并且对应的通过将磁性隧道结制作成哑元的结构，通过哑元连接有源区，进而连接到衬底，巧妙的改造了磁性隧道结，在不影响蚀刻质量的基础上降低了成本，本发明布局合理。
-
公开(公告)号：CN112927737A
公开(公告)日：2021-06-08
申请号：CN201911233628.5
申请日：2019-12-05
申请人： 上海磁宇信息科技有限公司
IPC分类号： G11C11/16
摘要： 本发明提供一种具使用磁性隧道结的非易失寄存器，其特征在于该寄存器单元包括一差动放大器电路，其包含耦合到第二反相器的第一反相器，用以形成不平衡的触发器电路；一电源线连接前述反相器的一端，两源极线分别连接到反相器的另一端，且反相器的另一端分别电性连接一磁隧道结；及两位线分别经过一开关管电性连接到反相器电性连接磁隧道结的节点；且字线分别电性连接控制前述开关管。藉此寄存器单元只需要一对做为开关管的大NMOS晶体管，将比现有技术拥有更小的面积，节省了芯片成本。
-
公开(公告)号：CN112863575A
公开(公告)日：2021-05-28
申请号：CN201911098102.0
申请日：2019-11-12
申请人： 上海磁宇信息科技有限公司
IPC分类号： G11C16/04
摘要： 本发明提供一种具有磁性隧道结的非易失寄存器，其特征在于该寄存器单元包括一差动放大器电路，其包含交叉连接的第一反相器和第二反相器，用以形成不平衡的触发器电路；两反相器的两输出端共设置一对受读字线控制的NMOS晶体管，其一者连接两MTJ之间，其一MTJ另一端通过NMOS晶体管连接位线与写字线。藉此，寄存器单元的写通路只是通过位线连接的NMOS，即只需要加大此NMOS管尺寸即可实现流通写电流要求，而读操作上亦无需预充电，因此可加快读、写速度。
-
公开(公告)号：CN109584922B
公开(公告)日：2021-05-11
申请号：CN201710899558.1
申请日：2017-09-28
申请人： 上海磁宇信息科技有限公司
IPC分类号： G11C11/16
摘要： 一种用于磁性随机存储器中参照磁性隧道结单元筛选方法，用于筛选自旋扭矩磁性随机存储器中参照磁性隧道结单元，在电路中加入一个已知阻值的电阻作为参照检测电阻，然后依次将所有的参照磁性隧道结写到高阻态或低组态，逐一对所述参照磁性隧道结与所述参照检测电阻进行比较，并对不良参照磁性隧道结进行记录；最后得到允许进入参照平均电路的所述参照磁性隧道结。本发明公开的方法能够排除不良参照磁性隧道结参与参照电阻平均，解决由于不良参照磁性隧道结的存在而使得大量以此为参照的数据记忆单元不能准确读取的问题。
-
-
-
-
-
-
-
-
-
搜索结果
255 条记录 (耗时 0.045 秒)
