公开(公告)号：CN103150216A

公开(公告)日：2013-06-12

申请号：CN201310062166.1

申请日：2013-02-27

Applicant: 东南大学

Inventor： 刘波 ,  凌明 ,  梅晨 ,  张阳 ,  武建平 ,  谢震 ,  樊鹏 ,  郑现庆

IPC: G06F9/50

Abstract: 本发明公开了一种SoC集成的多端口DDR2/3调度器及调度方法，该调度器在传统调度器的输入端串联了调度IP核，在传统调度器的输出端串联了状态机IP核，其中调度IP核又包括端口查找表和改进型调度器。通过动态查询端口查找表中每个端口的访存类型，将延时敏感型、带宽敏感型和期限敏感型访存要求按照相应的调度策略进行调度，然后由传统调度器和状态机IP核做二次命令排队，最终生成发送给DRAM芯片的命令队列。满足了LCD控制器等期限敏感型设备需求，同时有效降低了延时敏感型设备的平均响应时间，并提升了带宽敏感型设备的有效带宽利用率，最终提升了系统整体的QoS。

公开(公告)号：CN103150216B

公开(公告)日：2015-12-02

申请号：CN201310062166.1

申请日：2013-02-27

Applicant: 东南大学

Inventor： 刘波 ,  凌明 ,  梅晨 ,  张阳 ,  武建平 ,  谢震 ,  樊鹏 ,  郑现庆

IPC: G06F9/50

Abstract: 本发明公开了一种SoC集成的多端口DDR2/3调度器及调度方法，该调度器在传统调度器的输入端串联了调度IP核，在传统调度器的输出端串联了状态机IP核，其中调度IP核又包括端口查找表和改进型调度器。通过动态查询端口查找表中每个端口的访存类型，将延时敏感型、带宽敏感型和期限敏感型访存要求按照相应的调度策略进行调度，然后由传统调度器和状态机IP核做二次命令排队，最终生成发送给DRAM芯片的命令队列。满足了LCD控制器等期限敏感型设备需求，同时有效降低了延时敏感型设备的平均响应时间，并提升了带宽敏感型设备的有效带宽利用率，最终提升了系统整体的QoS。