-
公开(公告)号：CN115296722B
公开(公告)日：2023-05-02
申请号：CN202210958316.6
申请日：2022-08-11
申请人： 中国电子科技集团公司第三十四研究所
摘要： 本发明提供了一种面向卫星调制解调器的可变速率数据传输装置及方法，传输装置包括可变速率数据传输通道适配模块、时钟芯片、分频模块、本地晶振和V.35接口电路；所述可变速率数据传输通道适配模块与V.35接口电路互连；所述时钟芯片分别与本地晶振、分频模块和可变速率数据传输通道适配模块相连；所述分频模块分别与时钟芯片和V.35接口电路相连。传输装置用于与卫星调制解调器进行对接，实现了卫星传输通道处理的功能，提供了可动态调整传输速率的数据接口。传输方法包括业务上行方向处理流程和业务下行方向处理流程，通过上述流程完成光传输设备业务接口到卫星调制解调器V.35接口的数据传输。
-
公开(公告)号：CN113840188A
公开(公告)日：2021-12-24
申请号：CN202111149075.2
申请日：2021-09-29
申请人： 中国电子科技集团公司第三十四研究所
摘要： 本发明公开了一种利用DCC开销传输以太网数据的装置及方法，所述装置包括CPU、以太网交换芯片、FPGA、SDH协议芯片和光模块；所述CPU与以太网交换芯片之间通过以太网接口互连，以太网交换芯片与FPGA之间通过以太网接口互连，FPGA与SDH协议芯片之间通过DCC开销接口互连，光模块与SDH协议芯片互连。所述方法包括以太网接收引擎处理流程、HDLC发送引擎处理流程、HDLC接收引擎处理流程、以太网发送引擎处理流程和流量控制处理流程，通过上述流程完成以太网数据的传输。本发明利用FPGA内部的块RAM资源实现数据缓存和地址缓存，无需FPGA外接存储器即可满足系统设计要求，相对传统方法，减少了硬件面积，减少了硬件开销，降低了系统设计复杂度。
-
公开(公告)号：CN115296722A
公开(公告)日：2022-11-04
申请号：CN202210958316.6
申请日：2022-08-11
申请人： 中国电子科技集团公司第三十四研究所
摘要： 本发明提供了一种面向卫星调制解调器的可变速率数据传输装置及方法，传输装置包括可变速率数据传输通道适配模块、时钟芯片、分频模块、本地晶振和V.35接口电路；所述可变速率数据传输通道适配模块与V.35接口电路互连；所述时钟芯片分别与本地晶振、分频模块和可变速率数据传输通道适配模块相连；所述分频模块分别与时钟芯片和V.35接口电路相连。传输装置用于与卫星调制解调器进行对接，实现了卫星传输通道处理的功能，提供了可动态调整传输速率的数据接口。传输方法包括业务上行方向处理流程和业务下行方向处理流程，通过上述流程完成光传输设备业务接口到卫星调制解调器V.35接口的数据传输。
-
公开(公告)号：CN117395215A
公开(公告)日：2024-01-12
申请号：CN202311137422.9
申请日：2023-09-05
申请人： 中国电子科技集团公司第三十四研究所
摘要： 本发明涉及以太网技术领域，具体涉及一种基于FPGA的万兆以太网接口扩展装置及方法，包括以太网交换芯片、FPGA和PHY芯片，以太网交换芯片与FPGA之间通过万兆以太网接口互连；PHY芯片与FPGA之间通过SGMII接口互连，该装置利用vlan标签对多个通道的以太网数据帧进行标识，单个万兆以太网链路可扩展成多个10M/100M/1000M以太网虚拟通道，可将单个万兆以太网接口扩展至多个10M/100M/1000M以太网接口，可满足大规模的以太网业务接入需求；对于单个万兆以太网接口，FPGA只存在一组收发双向的高速串行信号与以太网交换芯片进行连接，从而大大减少了核心交换板与以太网接入板之间的板间连接信号数量，降低了硬件设计难度，增加了可接入的以太网接口数量。
-
公开(公告)号：CN113778684A
公开(公告)日：2021-12-10
申请号：CN202111077137.3
申请日：2021-09-15
申请人： 中国电子科技集团公司第三十四研究所
摘要： 本发明公开了一种面向多信息源的FPGA与CPU数据同步装置及方法，所述装置包括FPGA单元和CPU，FPGA单元与CPU之间通过通信总线进行数据交互，FPGA单元的某一IO管脚与CPU的中断专用管脚相连；FPGA单元包括n个数据缓存区、变更判决模块、变更标志区间定时汇聚模块、中断清除逻辑、中断寄存计数器、中断屏蔽逻辑、中断信号产生模块和总线接口逻辑；总线接口用于实现与CPU进行数据交互的功能，一方面，数据缓存区的数据通过总线接口上报给CPU，另一方面，CPU的命令也可以通过总线接口下发给FPGA。本发明同步方法相对传统方法，减少了CPU的中断管脚数量，减少了中断信号产生的次数，提高了CPU的效率，确保中断信号不丢失，进而保证了数据的完整性。
-
公开(公告)号：CN114745073B
公开(公告)日：2024-10-29
申请号：CN202210318266.5
申请日：2022-03-29
申请人： 中国电子科技集团公司第三十四研究所
摘要： 本发明公开了一种基于FPGA的PDH光传输装置及方法，采用晶振+FPGA+电平匹配电路+光模块的架构，使用FPGA内部的PLL资源生成高倍时钟，利用高倍时钟对接收到的串行数据进行采样，并对串行数据进行边沿检测，确定数据边沿所在的采样点，进一步确定串行数据的最佳采样点，实现了串行数据的恢复；使用FPGA内部的IO资源，实现单端信号与差分信号的相互转换，并结合电平匹配电路，使得FPGA的普通IO管脚能够与光模块进行互连；使用FPGA内部的逻辑资源实现了码速调整、码速恢复、数字复接、数字分接、扰码、解扰等功能模块。本发明解决了利用FPGA实现低于100Mbit/s的PDH光传输的问题，同时解决了PDH光传输装置小型化设计的问题。
-
公开(公告)号：CN113840188B
公开(公告)日：2023-05-12
申请号：CN202111149075.2
申请日：2021-09-29
申请人： 中国电子科技集团公司第三十四研究所
摘要： 本发明公开了一种利用DCC开销传输以太网数据的装置及方法，所述装置包括CPU、以太网交换芯片、FPGA、SDH协议芯片和光模块；所述CPU与以太网交换芯片之间通过以太网接口互连，以太网交换芯片与FPGA之间通过以太网接口互连，FPGA与SDH协议芯片之间通过DCC开销接口互连，光模块与SDH协议芯片互连。所述方法包括以太网接收引擎处理流程、HDLC发送引擎处理流程、HDLC接收引擎处理流程、以太网发送引擎处理流程和流量控制处理流程，通过上述流程完成以太网数据的传输。本发明利用FPGA内部的块RAM资源实现数据缓存和地址缓存，无需FPGA外接存储器即可满足系统设计要求，相对传统方法，减少了硬件面积，减少了硬件开销，降低了系统设计复杂度。
-
公开(公告)号：CN114745073A
公开(公告)日：2022-07-12
申请号：CN202210318266.5
申请日：2022-03-29
申请人： 中国电子科技集团公司第三十四研究所
摘要： 本发明公开了一种基于FPGA的PDH光传输装置及方法，采用晶振+FPGA+电平匹配电路+光模块的架构，使用FPGA内部的PLL资源生成高倍时钟，利用高倍时钟对接收到的串行数据进行采样，并对串行数据进行边沿检测，确定数据边沿所在的采样点，进一步确定串行数据的最佳采样点，实现了串行数据的恢复；使用FPGA内部的IO资源，实现单端信号与差分信号的相互转换，并结合电平匹配电路，使得FPGA的普通IO管脚能够与光模块进行互连；使用FPGA内部的逻辑资源实现了码速调整、码速恢复、数字复接、数字分接、扰码、解扰等功能模块。本发明解决了利用FPGA实现低于100Mbit/s的PDH光传输的问题，同时解决了PDH光传输装置小型化设计的问题。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.038 秒)
