-
公开(公告)号：CN119030524A
公开(公告)日：2024-11-26
申请号：CN202411137420.4
申请日：2024-08-19
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K19/0175 , H03F3/68 , H04B1/16
Abstract: 本发明属于集成电路设计技术领域，具体涉及一种RS485接收器输入阈值调整电路；包括：电阻网络模块连接阈值调节模块和放大比较模块，电阻网络模块为放大比较模块中的运算放大器提供共模电压，同时将接收器输入共模电压范围调节至0～VDD；阈值调节模块使得在接收器外部输入正负端差分电压为0V时，放大比较模块输出为固定高电平；放大比较模块连接输出缓冲模块，放大比较模块将经过电阻网络模块缩小后的接收器输入差分电压进行放大比较，转换成单端输出；输出缓冲模块将放大比较模块输出单端信号整形输出；本发明具备反应RS485数据传输系统总线异常问题的能力且器件处于关断状态时功耗极低。
-
公开(公告)号：CN118784510A
公开(公告)日：2024-10-15
申请号：CN202410782226.5
申请日：2024-06-18
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H04L43/08 , H04L43/0805 , H04L43/0876
Abstract: 本发明属于集成电路领域，特别涉及一种包络检测电路，包括电压放大单元和包括检测单元，利用电压放大单元对特定频率范围内的包络信号进行放大、对其他频率的信号进行抑制；利用包络检测单元将目标信号的包络信号还原为高电平信号、将直流电平信号还原为低电平信号；与传统的包络检测电路相比，本发明的包络检测电路所消耗功耗较低，且检测速度较快，电路结构精简、设计复杂度低。本发明具有更强的鲁棒性，能够在包络信号幅值变化时正确检测解调出所需信号。
-
公开(公告)号：CN117294289A
公开(公告)日：2023-12-26
申请号：CN202311207312.5
申请日：2023-09-19
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K17/16 , H03K17/687 , G06F13/42
Abstract: 本发明属于集成电路设计领域，具体涉及一种带迟滞的接口驱动电路的保护电路与方法，所述电路包括：主体电路单元、比较器单元、逻辑控制单元；所述主体电路单元用于根据使能信号产生阈值电压；所述比较器单元用于比较比较器输入电压VL与阈值电压大小，并输出数字信号；所述逻辑控制单元用于根据比较器输出的数字信号产生控制信号，控制保护后级电路。通过本发明监测输出驱动器部分的低电压，当出现异常低电压即超过设计的阈值电压Vth后，可以关闭驱动器部分NMOS驱动管，以降低短路电流大小，从而降低对后级电路的危害。
-
公开(公告)号：CN116204468A
公开(公告)日：2023-06-02
申请号：CN202310078156.0
申请日：2023-01-18
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明涉及光纤陀螺信号处理领域，特别涉及一种14位采样精度的光纤陀螺信号处理系统，包括14位ADC、数据处理子系统、14位DAC、时钟复位子系统、电源管理子系统以及RS422接口电路，所述14位ADC通过数据总线与数据处理子系统电连接，所述数据处理子系统通过数据总线与14位DAC电连接，所述RS422接口电路通过串行总线与数据处理子系统电连接，所述时钟复位子系统通过时钟信号及复位信号分别与14位ADC、数据处理子系统和14位DAC进行电连接，所述电源管理子系统分别对14位ADC、数据处理子系统、14位DAC和RS422接口电路供电；本发明解决了现有系统开发复杂度高、体积大、功耗高的问题。
-
公开(公告)号：CN117856765A
公开(公告)日：2024-04-09
申请号：CN202410049258.4
申请日：2024-01-12
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明属于集成电路技术领域，具体涉及一种对PVT不敏感的新型振荡器电路；该电路包括：运放单元正输入端连接参考电压或扩频控制信号产生器，运放单元负输入端连接频率电压转换器单元的输出端，运放单元的输出端连接常规振荡器单元的输入端；常规振荡器单元的输出端分别连接频率电压转换器单元的输入端和输出缓冲BUF单元；其中，当运放单元正输入端连接参考电压时，对PVT不敏感的新型振荡器电路为对PVT不敏感的单频点振荡器电路；当运放单元正输入端连接扩频控制信号产生器时，对PVT不敏感的新型振荡器电路为对PVT不敏感的可扩频振荡器电路；本发明具有对PVT不敏感、可实现扩频、结构简单、实用性强等特点。
-
Patent Agency Ranking
公开(公告)号：CN119182382A
公开(公告)日：2024-12-24
申请号：CN202411225444.5
申请日：2024-09-03
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K3/0233 , H03K5/04 , H03L7/099
Abstract: 本发明涉及一种四分之一速率架构SerDes的时钟通路及串化电路，包括：PLL相位锁定环用于产生由两个相位相反的信号组成的差分时钟信号；四相位时钟信号生成模块用于根据差分时钟信号产生4个相位依次相差90°的四相位时钟信号；重定时模块用于根据四相位时钟信号将输入的四路并行数据进行延时处理，使输入的四路并行数据之间的延时间隔为1UI；1UI PULSE生成模块用于将4个相位依次相差90°的四相位时钟信号中相邻两相的时钟信号合成为1UI脉宽的时钟信号；4：1MUX模块用于根据1UI PULSE生成模块合成的1UI脉宽的时钟信号将延时后的四路并行数据合成为一路串行数据。
-
公开(公告)号：CN118523986A
公开(公告)日：2024-08-20
申请号：CN202410718961.X
申请日：2024-06-05
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H04L25/03
Abstract: 本发明涉及一种用于低功耗SerDes的发送器，包括：并串转换模块、第一延时模块、第二延时模块、第一信号选择模块、第二信号选择模块、以及三抽头SST均衡模块；所述并串转换模块用于对输入并行数据进行串化得到Pre信号；所述第一延时模块和第二延时模块用于对Pre信号进行延时处理得到Main信号和Post信号；所述第一信号选择模块用于选择Pre信号或Main信号输入前抽头均衡模块；所述第二信号选择模块用于选择Main信号或Post信号输入后抽头均衡模块；所述前抽头均衡模块、后抽头均衡模块和主抽头均衡模块的输出端相连作为发送器的输出端，所述主抽头均衡模块的输入为Main信号，以减少整体的数据抖动。
-
公开(公告)号：CN117293781A
公开(公告)日：2023-12-26
申请号：CN202311245533.1
申请日：2023-09-25
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H02H9/04 , H03K19/003
Abstract: 本发明属于集成电路设计领域，特别涉及一种RS485/422接口驱动器保护电路及保护方法，保护方法利用一种RS485/422接口驱动器保护电路进行保护，在输出共模电压处于低压状态时，PMOS驱动管保护电路与主驱动电路断开；在输出共模电压处于正常范围时，PMOS驱动管保护电路、NMOS驱动管保护电路于主驱动电路断开；在输出共模电压处于高压状态时，NMOS驱动管保护电路与主驱动电路断开；本发明可将异常低电压进行电荷泄放，升高异常低压到正常状态，实现对低压的恢复，保护驱动电路；也可将异常高电压进行电荷泄放，降低异常高压到正常状态，以实现对高压的恢复，保护驱动电路。
-
公开(公告)号：CN118764025A
公开(公告)日：2024-10-11
申请号：CN202410978597.0
申请日：2024-07-22
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明涉及一种低抖动双路径的锁相环电路，包括：鉴频鉴相器、电平移位模块、第一电荷泵、第二电荷泵、低通滤波器、压控振荡器模块和分频器；所述低通滤波器包括：比例支路和积分支路；在第一电荷泵输出第一充电电流时，所述比例支路升高控制电压；在第一电荷泵输出放电电流时，所述比例支路降低控制电压；在第二电荷泵输出第二充电电流时，所述积分支路升高控制电压；在第二电荷泵输出放电电流时，所述积分支路降低控制电压；本发明具有独立积分和比例环路滤波器控制的双路电荷泵锁相环结构，可以独立控制两个支路径的Kvco，以此来改变闭环带宽和阻尼系数，为PLL环路参数设计带来了更大的灵活性，在降低环路噪声的同时并不需要牺牲面积。
-
公开(公告)号：CN118731455A
公开(公告)日：2024-10-01
申请号：CN202410782057.5
申请日：2024-06-18
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明属于集成电路领域，具体涉及一种用于信号传输链路的电压检测电路，包括分压单元、带隙基准单元和比较单元，利用待检测电压为电路供电，其中分压单元用于调整输入到带隙基准单元的电压大小，即调整待检测电压的阈值，还用于为电路产生迟滞范围；带隙基准单元用于根据分压单元的输出产生两个不同大小的电压；比较单元用于比较带隙基准单元产生的不同大小的电压；本发明的电压检测电路可以单独对电压进行比较检测、不需要额外的参考电压，而且输出检测结果响应速度较快，结构简单、设计复杂度低、可行性良好。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.056 seconds)
