公开(公告)号：CN115150015B

公开(公告)日：2025-01-21

申请号：CN202210703052.X

申请日：2022-06-21

Applicant: 中国电子科技集团公司第五十四研究所

Inventor： 徐玉婷 ,  黄静静 ,  张德悦 ,  赵鹏 ,  刘潇 ,  张涛

IPC: H04J3/06 ,  H04L7/00

Abstract: 本发明涉及一种利用chirp序列进行时频同步的方法。该方法包括以下步骤：发送两个重复的Chirp序列；接收端产生本地上下扫频信号；上下扫频信号分别与接收信号分段相乘，然后进行FFT，寻找功率谱峰值；当功率谱峰值超过门限时，认为检测到Chirp序列，此时再计算后续两段信号的功率谱，获取后续两段信号的功率谱峰值及其位置；根据前后三段功率谱峰值及其位置的关系，求出定时偏差和频率偏差。本发明性能与分段起始位置无关，不存在位置模糊度的问题；本发明计算复杂度比滑动相关低很多；本发明时延较低，一个同步周期即可获得结果。

公开(公告)号：CN119254241A

公开(公告)日：2025-01-03

申请号：CN202411328377.X

申请日：2024-09-24

Applicant: 中国电子科技集团公司第五十四研究所

Inventor： 刘潇 ,  孙可 ,  胡忠心 ,  戎波

IPC: H03M13/09

Abstract: 本发明属于可靠性编解码领域，涉及一种软硬件结合的可灵活配置的通用并行CRC生成与校验方法。支持CRC生成和CRC校验两种模式，可配置CRC初始值为全0/全1，可配置CRC生成和校验的并行度，可配置任意生成多项式，可配置生成CRC的长度。根据本发明提供的方法，可以将传统的串行CRC计算变成并行CRC计算，且参数可灵活配置，可以相比串行计算减少耗时，避免固定参数带来的局限性，大大提高系统的整体工作效率。

公开(公告)号：CN115150015A

公开(公告)日：2022-10-04

申请号：CN202210703052.X

申请日：2022-06-21

Applicant: 中国电子科技集团公司第五十四研究所

Inventor： 徐玉婷 ,  黄静静 ,  张德悦 ,  赵鹏 ,  刘潇 ,  张涛

IPC: H04J3/06 ,  H04L7/00

Abstract: 本发明涉及一种利用chirp序列进行时频同步的方法。该方法包括以下步骤：发送两个重复的Chirp序列；接收端产生本地上下扫频信号；上下扫频信号分别与接收信号分段相乘，然后进行FFT，寻找功率谱峰值；当功率谱峰值超过门限时，认为检测到Chirp序列，此时再计算后续两段信号的功率谱，获取后续两段信号的功率谱峰值及其位置；根据前后三段功率谱峰值及其位置的关系，求出定时偏差和频率偏差。本发明性能与分段起始位置无关，不存在位置模糊度的问题；本发明计算复杂度比滑动相关低很多；本发明时延较低，一个同步周期即可获得结果。