-
公开(公告)号：CN119621632A
公开(公告)日：2025-03-14
申请号：CN202411500136.9
申请日：2024-10-25
Applicant: 中国电子科技集团公司第十研究所
IPC: G06F13/40
Abstract: 本发明提供一种RapidIO内存读写任意字节长度的实现方法，包括：通信节点和FPGA节点均通过RapidIO总线与RapidIO交换芯片互连；FPGA节点通过对用户逻辑输入的内存写发送或内存读发送的长度字段进行拆包、补齐操作，实现RapidIO内存读写任意字节长度。本发明中FPGA节点通过对用户逻辑输入的内存写发送或内存读发送的长度字段进行拆包、补齐操作，一方面，对于内存写发送，在数据全部发送完成后，再将实际应用数据长度发送出去，解决内存写任意字节长度的问题。另一方面，内存读发送，根据用户逻辑输入的待读取数据长度，对内存读响应接收的数据进行丢弃处理，解决内存读任意字节长度的问题。
-
公开(公告)号：CN119299303A
公开(公告)日：2025-01-10
申请号：CN202411340558.4
申请日：2024-09-25
Applicant: 中国电子科技集团公司第十研究所
IPC: H04L41/0823
Abstract: 本发明公开了一种基于RapidIO的幅度自适应方法、装置、介质及系统，属于嵌入式系统应用领域，方法包括步骤：通过对RapidIO幅度的自适应设置，依次通过预加重设置、去加重的设置，寻求该模块所在物理位置对应的最佳幅度；所述最佳幅度的设置，用于改善大规模RapidIO网络，硬件布线带来的RapidIO信号质量差，RapidIO节点无法入网的问题。本发明在不影响速率的情况下，优化了RapidIO节点信号质量，效率更高，用户接受程度更好。
-
公开(公告)号：CN115421584A
公开(公告)日：2022-12-02
申请号：CN202211011989.7
申请日：2022-08-23
Applicant: 中国电子科技集团公司第十研究所
IPC: G06F1/3234 , G06F1/26
Abstract: 本发明公开了一种国产DSP核电压管理方法、电路、设备及介质，属于国产芯片应用领域，包括步骤：S1，MSU将内核电压默认设置成高电压；S2，功能应用程序在初始化时将是否会同时运行FFT和DMA的情况通知MSU；S3，MSU监测是否有DSP芯片内核电压需要设置成低电压；如有，将DSP芯片内核电压设置成低电压，进行S4，否则，进行S5；S4，MSU将内核电压设置成高电压，进行S6；S5，MSU将内核电压设置成低电压，进行S6；S6，MSU采集并比较飞腾M6678内核电压是否与设置的一致，不一致则通过控制总线上报系统控制飞腾M6678内核电压异常。本发明具有低功耗、低成本和高可靠性的优点。
-
公开(公告)号：CN116909958A
公开(公告)日：2023-10-20
申请号：CN202310845923.6
申请日：2023-07-11
Applicant: 中国电子科技集团公司第十研究所
IPC: G06F13/38 , G06F13/40 , G06F15/78 , G06F15/173
Abstract: 本发明提供一种高可靠信号处理与交换装置，属于信号处理与数据交换技术领域，解决了现有装置在集成度、可靠性和功耗方面等综合性能不足的问题；本发明的装置包括板内管理组件、信号处理组件和交换组件，均通过各类信号传输总线两两相连；板内管理组件实现各组件间的控制管理，信号处理组件通过2套镜像设计的信号处理通道实现业务信号的处理，交换组件用于控制管理信号与业务信号的交换；板内管理组件为PSOC芯片，信号处理通道均包括DSP芯片、FPGA芯片和PRG子卡，交换组件包括SRIO交换芯片、ETH交换芯片和光模块；本发明实现了信号处理与交换过程的归一化，降低了机载设备复杂度，提升了可靠性和功耗适应性。
-
公开(公告)号：CN115484220B
公开(公告)日：2023-06-27
申请号：CN202211012154.3
申请日：2022-08-23
Applicant: 中国电子科技集团公司第十研究所
IPC: H04L49/55
Abstract: 本发明公开了一种国产SRIO交换芯片事件狂报处理方法、设备及介质，属于SRIO网络领域，包括步骤：S1，获取信息；S2，设置等待硬件稳定时间，过滤信息；S3，若信息上报的频率过快，则进入S4；若信息上报的频率缓慢，则进入S5；S4，设置上报上限，若仍有信息一直上报，信息相同，则计数累加，当计数超过上报上限，则关闭国产SRIO交换芯片端口、关闭信息上报使能；S5，查看节点是否入网，若未入网，则进行S6；若已入网，则进行S7；S6，未入网，进入正常扫描流程；S7，对于已入网的节点，判断是否掉电，并进行相应处理。本发明解决了国产SRIO交换芯片链路不稳定导致事件狂报的技术问题，提高了系统工作稳定性。
-
Patent Agency Ranking
公开(公告)号：CN115499293A
公开(公告)日：2022-12-20
申请号：CN202211012040.9
申请日：2022-08-23
Applicant: 中国电子科技集团公司第十研究所
IPC: H04L41/0659 , H04L67/141
Abstract: 本发明公开了一种国产DSP的SRIO入网异常恢复方法、设备及介质，属于国产芯片应用领域，包括：S1，DSP芯片启动；S2，DSP芯片打开并完成SRIO端口初始化，设定超时等待时间后，等待网管节点发现并给当前DSP芯片分配SrioID；S3，DSP芯片成功分配节点并接入SRIO网络，建立链路完成通信；S4，DSP芯片在超时时间内未能分配到SrioID，入网失败；S5，DSP芯片通知MSU芯片；S6，MSU芯片复位网络交换芯片端口，并在完成复位后通知DSP芯片，DSP关闭SRIO时钟，重新进行Srio端口的初始化和入网动作。本发明解决了国产DSP芯片在国产交换芯组成的RapIDIO网络中存在的入网异常问题，具有简单高效、稳定可靠的优点。
-
公开(公告)号：CN115437708A
公开(公告)日：2022-12-06
申请号：CN202211011971.7
申请日：2022-08-23
Applicant: 中国电子科技集团公司第十研究所
IPC: G06F9/445 , G06F9/4401 , G06F11/10
Abstract: 本发明公开了一种基于FPGA的国产DSP远程加载方法、设备及介质，属于国产芯片应用领域，包括：S1，启动并复位FT‑M6678芯片；S2，加载Bootloader程序；S3，读取频率数值；S4，调整FT‑M6678芯片主频；S5，FT‑M6678芯片与MSU芯片进行握手；S6，握手成功，从MSU芯片处读取数据，校验通过，则解析并搬移数据至指定内存地址；S7，若握手不成功或接收完收据后校验不成功，则记录当前芯片工作频率，通知MSU芯片复位FT‑M6678芯片。本发明解决了FPGA代替Flash模式下无法同时保证DSP加载的正确性和高效率的技术问题，提高了加载效率和可靠性。
-
公开(公告)号：CN119299391A
公开(公告)日：2025-01-10
申请号：CN202411340726.X
申请日：2024-09-25
Applicant: 中国电子科技集团公司第十研究所
IPC: H04L47/263 , H04L47/267 , H04L47/32 , H04L12/40
Abstract: 本发明公开了一种RapidIO消息接收流控方法、装置、介质及系统，属于航空综合化通信领域，方法包括步骤：发送节点通过RapidIO总线与RapidIO交换芯片互连；ZYNQ接收节点通过RapidIO总线与RapidIO交换芯片互连；ZYNQ芯片PL单元与PS单元采用AXI总线连接；PL单元通过RapidIO总线接收来自RapidIO交换芯片的数据包，通过包级FIFO对数据及包长度进行存储，将数据FIFO半满状态以消息响应包的方式反馈至发送节点，实现发送速率动态调整。本发明提供了一种软件实现简单，能够提高消息收发两端流量不对称时的容错性的解决方案。
-
公开(公告)号：CN117850899A
公开(公告)日：2024-04-09
申请号：CN202311595610.6
申请日：2023-11-24
Applicant: 中国电子科技集团公司第十研究所
IPC: G06F9/445 , G06F8/41 , G06F16/16 , G06F12/0897 , G06F12/10
Abstract: 本发明公开了一种国产DSP的多核启动程序转换方法及装置，属于国产芯片应用领域，包括：使用DSP芯片的私有地址编译程序得到out文件，复制多份后使用转换工具将多份out文件合并转换为dat文件；参考生成out文件时的map数据映射文件，根据map数据映射文件中每个数据段的内存首地址和长度，定位保存在dat文件中每个内核位于高速缓存上的全部数据段；S300，将定位到的数据段内存地址信息，依次由私有地址改为全局地址形式；依据map数据映射文件中的代码段地址和长度，找到dat文件中多个内核各自的代码段数据，且仅保留第1段。本发明克服了现有M6678多核程序转换方法的局限性，具有适用性强和效率高的优点。
-
公开(公告)号：CN115484220A
公开(公告)日：2022-12-16
申请号：CN202211012154.3
申请日：2022-08-23
Applicant: 中国电子科技集团公司第十研究所
IPC: H04L49/55
Abstract: 本发明公开了一种国产SRIO交换芯片事件狂报处理方法、设备及介质，属于SRIO网络领域，包括步骤：S1，获取信息；S2，设置等待硬件稳定时间，过滤信息；S3，若信息上报的频率过快，则进入S4；若信息上报的频率缓慢，则进入S5；S4，设置上报上限，若仍有信息一直上报，信息相同，则计数累加，当计数超过上报上限，则关闭国产SRIO交换芯片端口、关闭信息上报使能；S5，查看节点是否入网，若未入网，则进行S6；若已入网，则进行S7；S6，未入网，进入正常扫描流程；S7，对于已入网的节点，判断是否掉电，并进行相应处理。本发明解决了国产SRIO交换芯片链路不稳定导致事件狂报的技术问题，提高了系统工作稳定性。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.029 seconds)
