-
公开(公告)号：CN118694362A
公开(公告)日：2024-09-24
申请号：CN202411168704.X
申请日：2024-08-23
申请人： 中国科学技术大学
摘要： 本发明公开了一种宽频率范围时钟数据恢复电路及频带调节方法，其中频率检测电路FD基于恢复时钟的时钟频率与输入信号的数据速率间的频率误差产生频率误差信号；相位检测电路PD基于恢复时钟的时钟相位与输入信号的数据序列间的相位误差产生相位误差信号；通过频率误差信号和相位误差信号控制可调电压电流转换器产生充放电电流；频带自切换电路产生对应的V/I转换器增益系数、环路滤波器系数和分频器分频系数，并将对应切换频带的可调系数发送给可调电压电流转换器、可调环路滤波器LF和可调分频器。该电路可以对宽频率范围的串行数据进行时钟数据恢复，提高了CDR的频率覆盖范围，保证环路稳定性。
-
公开(公告)号：CN118249807A
公开(公告)日：2024-06-25
申请号：CN202410672639.8
申请日：2024-05-28
申请人： 中国科学技术大学
摘要： 本发明公开了一种大范围精密延时调节电路，包括粗延时调节电路和细延时调节电路，粗延时调节电路由压控延时链实现，基本延时单元为单控制电压电流饥饿型压控延时单元；压控延时链的起点、终点及各个压控延时单元的中间位置均存在抽头，经过缓冲器后引出至多路选择器的输入端，通过控制多路选择器的码值来控制输出连接的抽头位置；粗延时调节电路的输出作为细延时调节电路的输入，通过无源数字时间转换器实现。上述电路基于粗延时、细延时调节两级结合的调节方式，能够在较小的硬件资源消耗前提下实现大范围的延时调节，同时兼顾了较高的调节精度。
-
公开(公告)号：CN117907655A
公开(公告)日：2024-04-19
申请号：CN202410088998.9
申请日：2024-01-22
申请人： 中国科学技术大学
IPC分类号： G01R13/02
摘要： 本申请公开了一种高计数率主漂移室的波形分辨方法及系统，通过对高计数率主漂移室测得的数据，经过示波器或采集卡进行全波形采集，对采集得到的结果进行过阈甄别，得到波形数字化后的波形；对所述波形数字化后的波形就进行积分，得到电荷积分曲线；计算电荷积分曲线需旋转的角度；基于所述计算得到的角度对电荷积分曲线进行旋转；对旋转后的电荷积分曲线进行寻峰；通过峰值反变换，将寻到的峰还原到所述电荷积分曲线；根据每个峰值对应的时间值，进行结果判选；根据每个信号对应的起始时间进行波形分辨，实现高计数率主漂移室输出波形的波形分辨。
-
公开(公告)号：CN114708894A
公开(公告)日：2022-07-05
申请号：CN202210301952.1
申请日：2022-03-25
申请人： 中国科学技术大学
IPC分类号： G11C11/412 , G11C11/417
摘要： 本发明公开了一种抗单粒子翻转的低功耗SRAM存储单元电路及存储器，电路包括：其中，七个NMOS管和四个PMOS管，第一PMOS管、第二PMOS管、第三PMOS管和第一NMOS管，第二NMOS管，第三NMOS管组成施密特触发器；第四PMOS管和第四NMOS管组成一个反相器；施密特触发器输出端连到反向器输入端，反向器输出端连到施密特触发器输入端；构成施密特触发器的第三PMOS管MP3管的漏极和第三NMOS管管的源极连到反向器输出端。这种存储单元电路使得作为第一存储节点Q的第二PMOS管的漏极与第二存储节点Qb的第四PMOS管的漏极为互锁的节点，提升了对抗单粒子翻转的性能，且电路结构相对简单，功耗较低，也便于制造。
-
公开(公告)号：CN108182266B
公开(公告)日：2020-05-12
申请号：CN201810024672.4
申请日：2018-01-10
申请人： 中国科学技术大学
IPC分类号： G06F16/245 , G06F16/22
摘要： 本公开提供了一种基于FPGA的利用查找表确定晶体编号的方法，将一维晶体编号查找表转换为二维晶体编号查找表；执行生成步骤：将二维晶体编号查找表拆分成以晶体阵列覆盖的平面上两个方向(x，y)坐标值为地址的边界查找表；执行使用步骤：查找时根据由探测器输出信号计算出的位置信息，利用边界查找表查找出击中晶体的二维晶体编号，再进一步转换为一维编号。
-
公开(公告)号：CN105915221B
公开(公告)日：2020-03-27
申请号：CN201610220818.3
申请日：2016-04-08
申请人： 中国科学技术大学
IPC分类号： H03M1/10
摘要： 本发明提供了一种TIADC系统及方法，其能完成宽频带模拟信号输入下TIADC系统通道间的失配误差的修正，系统包括扇出单元、时钟产生单元、多个ADC芯片及数字修正单元，扇出单元对模拟信号进行分路，得到多个分路信号，时钟产生单元产生多个不同相位的时钟信号，多个ADC芯片分别接收多个分路信号和多个不同相位的时钟信号，并根据时钟信号对所述分路信号进行欠采样，得到多个采样信号，数字修正单元分别对多个采样信号进行处理，以修正多个采样信号中失配误差，并对修正后的多个采样信号进行求和运算，得到数字信号。本发明通过数字滤波对欠采样信号中的宽带失配误差进行修正，以得到精确的数字采样信号，同时，实现了TIADC系统误差的FPGA实时在线修正。
-
公开(公告)号：CN110266311A
公开(公告)日：2019-09-20
申请号：CN201910461906.6
申请日：2019-05-29
申请人： 中国科学技术大学
摘要： 本公开提供了一种TIADC系统失配误差校准方法，涉及信号处理技术领域，包括：计算各子ADC通道的直流偏置失配误差、增益失配误差和时钟相位失配误差，计算各子ADC通道的重构增益参数、重构直流参数和重构相位参数，各子ADC通道的信号数据与重构增益参数的乘积加上重构直流参数，得到各子ADC通道的信号数据修正数据，将各子ADC通道的信号数据修正数据拼合并做滤波处理，将拼合的数据加上滤波波形数据与重构相位参数的乘积，得到最终修正的模拟信号的数据。本公开还提供了一种TIADC系统失配误差校准装置、设备及介质。本公开提出的方法将修正TIADC失配误差的计算形式统一，降低了计算过程中对DSP资源的消耗，同时降低了对DSP的功能多样性的要求。
-
-
公开(公告)号：CN104917582A
公开(公告)日：2015-09-16
申请号：CN201510390265.1
申请日：2015-06-30
申请人： 中国科学技术大学
IPC分类号： H04J3/06
摘要： 本发明公开了一种高精度时钟分发和相位自动补偿系统及其相位调节方法，该系统包括时钟分发模块Master和多个前端电子学节点Slave，Master采用光纤将时钟分发给多个Slave，其中：Master通过光纤将时钟发送到Slave，Slave接收到时钟后通过光纤将时钟重新传回到Master，Master对时钟的往返时间之和进行动态测量得到时钟的上下行延时，并将测量结果发送到Slave，Slave根据测量结果对接收到的时钟进行动态相位调节，使Slave与Master保持相位同步。利用本发明，提高了相位同步精度，减少了温度变化造成的调相误差。
-
公开(公告)号：CN118018025B
公开(公告)日：2024-06-28
申请号：CN202410411733.8
申请日：2024-04-08
申请人： 中国科学技术大学
IPC分类号： H03M1/12
摘要： 本发明公开了一种基于SCA芯片的多模式波形数字化电路及控制方法，二者是一一对应的方案，方案中通过FPGA（现场可编程门阵列）控制切换输入SCA（开关电容阵列）的时钟，以及分发用于停止SCA采样的触发信号，能在不改变电路前提下，根据不同的控制方式工作于不同的采样模式，具有调整灵活、可配置、允许峰值事例率高、采样率高、精度高、采样深度高等特点；可应用于基于开关电容阵列的波形数字化领域，包括粒子物理实验中的飞行时间探测系统、中微子测量、医疗成像领域的PET设备（正电子发射计算机断层显像设备）等。此外，本发明具有显著的有效性、广泛的适用性和实用性，有效地突破了SCA芯片的性能限制。
-
-
-
-
-
-
-
-
-
搜索结果
53 条记录 (耗时 0.043 秒)
