-
公开(公告)号：CN106791550A
公开(公告)日：2017-05-31
申请号：CN201611099572.5
申请日：2016-12-05
申请人： 中国航空工业集团公司洛阳电光设备研究所
IPC分类号： H04N7/01
CPC分类号： H04N7/01 , H04N7/0127
摘要： 本发明涉及一种低帧频LVDS转高帧频DVI视频的装置和方法，视频转换装置中采用一片QDRII存储器来缓存图像信息，采用DVI编码器输出标准DVI视频，并将QDRII存储器及DVI编码器控制、LVDS串行转并行数据、DVI视频时序产生等功能完全集成在FPGA中，具有实现简单、集成度高、体积小、功耗低、性价比高等优点；视频转换方法中采用图像乒乓缓存方法来实现LVDS与DVI视频格式以及低、高帧频转换，使得图像能稳定、流畅地输出。
-
公开(公告)号：CN110881027A
公开(公告)日：2020-03-13
申请号：CN201911008177.5
申请日：2019-10-22
申请人： 中国航空工业集团公司洛阳电光设备研究所
摘要： 本发明提供了一种Camera Link-ARINC818协议的视频传输系统及转换方法，Camera Link视频输入至视频接收单元，视频接收单元将视频数据传输至数据缓冲单元，数据缓冲单元将数据传递至协议生成单元的ADVB协议状态机中，视频参数寄存器也将视频信息传递至协议生成单元的ADVB协议状态机中，经过ADVB协议状态机的数据再通过协议生成单元中的高速串行编码接口，将ARINC818协议并行数据通过光纤输出。本发明的结构清晰，易于FPGA实现；可简化电路设计，降低尺寸、功耗和成本；采用行同步输出，保证延迟最小化；实现了视频格式实时提取、适配，保证使用灵活。
-
-
公开(公告)号：CN109587411A
公开(公告)日：2019-04-05
申请号：CN201811326092.7
申请日：2018-11-08
申请人： 中国航空工业集团公司洛阳电光设备研究所
IPC分类号： H04N5/268 , H04N19/42 , H04N19/423
摘要： 本发明涉及一种FPGA驱动的串行Camera Link编码方法，接收数字视频信号，转化为符合Camera Link标准的并行视频时序，依据Camera Link标准将并行信号分组，每组7bit；按照Camera Link标准产生参考时钟；将并行信号及参考时钟分别通过FPGA内部的并转串元件以及单端转差分元件转化成标准的Camera Link串行视频信号。本发明可以简化电路设计，降低功耗，节约成本。
-
公开(公告)号：CN109413348A
公开(公告)日：2019-03-01
申请号：CN201811352823.5
申请日：2018-11-14
申请人： 中国航空工业集团公司洛阳电光设备研究所
IPC分类号： H04N5/374
CPC分类号： H04N5/3741
摘要： 本发明涉及一种可应用于图像传感器的基于帧重置时序驱动方法，根据图像传感器时序驱动原理，首先根据帧频产生帧触发信号，作为时序驱动基准；进行初始积分时，根据帧触发信号产生相应时序驱动信号；进行任意短于帧长的积分时间调整时，若原积分时间导致图像数据读取只占用一帧时间，则在下一帧时立即重置驱动时序并根据帧触发信号进行新积分时间时序驱动；进行任意短于帧长的积分时间调整时，若原积分时间导致图像数据读取占用两帧时间，则在下一帧时仍然进行原积分时间时序驱动和图像数据读取，在下两帧时再重置驱动时序并根据帧触发信号进行新积分时间时序驱动。
-
公开(公告)号：CN109413348B
公开(公告)日：2021-01-01
申请号：CN201811352823.5
申请日：2018-11-14
申请人： 中国航空工业集团公司洛阳电光设备研究所
IPC分类号： H04N5/374
摘要： 本发明涉及一种可应用于图像传感器的基于帧重置时序驱动方法，根据图像传感器时序驱动原理，首先根据帧频产生帧触发信号，作为时序驱动基准；进行初始积分时，根据帧触发信号产生相应时序驱动信号；进行任意短于帧长的积分时间调整时，若原积分时间导致图像数据读取只占用一帧时间，则在下一帧时立即重置驱动时序并根据帧触发信号进行新积分时间时序驱动；进行任意短于帧长的积分时间调整时，若原积分时间导致图像数据读取占用两帧时间，则在下一帧时仍然进行原积分时间时序驱动和图像数据读取，在下两帧时再重置驱动时序并根据帧触发信号进行新积分时间时序驱动。
-
公开(公告)号：CN111007984A
公开(公告)日：2020-04-14
申请号：CN201911008181.1
申请日：2019-10-22
申请人： 中国航空工业集团公司洛阳电光设备研究所
IPC分类号： G06F3/06
摘要： 本发明提供了一种基于FPGA的RAID5存储系统及实现方法，数流进入数据分发控制单元，数据分发控制单元按照寄存器参数组将相关数据分别输入至RAID数据生成单元的各个缓冲区，数据进入数据通道重映射单元，寄存器参数组为存储通道号计算单元输出存储通道号，存储通道号计算单元将存储通道号输入至数据通道重映射单元，数据通道重映射单元根据存储通道号将数据分发至对应的存储接口单元，存储接口单元将数据写入对应的存储盘。本发明能有效提高数据传输和分发的并行度，提高数据带宽；校验计算和数据分发同步进行，第n-1包数据传输完成的同时，校验计算完成，消除了其它方法引入的校验生成延迟，提高了效率。
-
公开(公告)号：CN106791550B
公开(公告)日：2019-06-21
申请号：CN201611099572.5
申请日：2016-12-05
申请人： 中国航空工业集团公司洛阳电光设备研究所
IPC分类号： H04N7/01
摘要： 本发明涉及一种低帧频LVDS转高帧频DVI视频的装置和方法，视频转换装置中采用一片QDRII存储器来缓存图像信息，采用DVI编码器输出标准DVI视频，并将QDRII存储器及DVI编码器控制、LVDS串行转并行数据、DVI视频时序产生等功能完全集成在FPGA中，具有实现简单、集成度高、体积小、功耗低、性价比高等优点；视频转换方法中采用图像乒乓缓存方法来实现LVDS与DVI视频格式以及低、高帧频转换，使得图像能稳定、流畅地输出。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.048 秒)
