-
公开(公告)号：CN111177042A
公开(公告)日：2020-05-19
申请号：CN201911262752.4
申请日：2019-12-10
IPC分类号： G06F13/16
摘要： 本发明属于机载总线技术领域，涉及一种帧处理方法和帧存储装置。帧处理方法包括：在读取帧数据时，首先读取帧状态，在帧状态指示可读/写时，从帧存储块中读取帧数据，同样，在向帧存储块写入帧数据时，首先确定帧存储块对应的帧状态，在帧状态指示可读/写时，将帧数据写入所述帧存储块。同时，帧处理方法每完成读写操作时，都要及时更新帧状态。本发明提供的方法及装置，采用帧状态管理措施，支持了总线节点在飞行控制等安全关键领域的应用场景，具有较高的灵活性，避免了CPU读取错误问题，且减少了现有乒乓操作的RAM存储资源，在保证正确性的前提下，大大提高了通信效率。
-
-
公开(公告)号：CN109450817B
公开(公告)日：2023-04-07
申请号：CN201811492235.1
申请日：2018-12-07
IPC分类号： H04L47/625 , H04L47/6275 , H04L47/50
摘要： 本发明属于网络通信技术。针对AS6802标准中多种业务消息的传输要求，制定了一种时间触发以太网多种业务消息发送的混合调度方法，以及适用此方法的发送调度消息交互机制，符合TT消息的时间触发特性、PCF消息的事件触发特性、RC消息的速率限制特性和BE消息的尽力而为传输特性，解决了时间触发以太网中难以兼顾多种业务消息传输特性的问题，为设计和实现支持多种业务流的端系统提供技术支撑。
-
公开(公告)号：CN111193650B
公开(公告)日：2021-12-24
申请号：CN201911262755.8
申请日：2019-12-10
摘要： 本发明提供一种基于SAE AS5643标准的节点收发控制装置，包括：收发控制电路、CPU地址译码及读写模块和SAE AS5643控制状态机，支持S100、S200或S400速率的通信控制。其中，收发控制电路包括N个RAM单元和N个收发控制配置信息存储模块，每个收发控制配置信息存储模块包括收发标识寄存器，均可独立配置为接收或发送。本发明采用发送和接收集成的配置形式，提出灵活的、可独立配置的控制装置，满足不同功能系统对节点的通信收发配置需求，极好的适应了复杂情形下的通信要求。
-
-
公开(公告)号：CN108462653A
公开(公告)日：2018-08-28
申请号：CN201611140236.0
申请日：2016-12-12
IPC分类号： H04L12/863 , H04L29/06 , H04L29/08
摘要： 本发明属于数据通信技术领域，涉及时间触发以太网的PCF帧发送方法。对所述的PCF帧不采用软件应用组包，而进行底层逻辑预先组帧，在收到PCF帧发送请求后，将预先组帧搬入一个PCF帧缓冲区。发送控制模块依据缓冲区状态对PCF帧进行发送调度。该技术方案实现了时间触发以太网的PCF发送，实时性强、功能强大、可扩展性强，极大的提高了PCF帧的发送效率，奠定了TTE时间同步技术的基础。
-
公开(公告)号：CN111698058B
公开(公告)日：2022-12-06
申请号：CN202010467575.X
申请日：2020-05-28
摘要： 本发明属于网络通信技术领域，提供了一种时间触发数据帧冗余管理方法，通过筛选接收时间、虚链路标识符和帧顺序号等满足要求的数据帧，利用时间触发数据按严格时间配置进行发送和接收的机制，以数据接收窗口开始时刻启动冗余管理过程，使用数据帧的CRC校验值进行多数表决选择多数一致的数据帧，不存在多数一致的情况下选择最新的数据帧，将选择的接收通道信息写入数据帧接口ID字段，指示出数据的可信程度和接收通道的工作状态，提交给上层协议处理，解决了时间触发数据帧的择优选择问题。
-
公开(公告)号：CN111130675B
公开(公告)日：2021-11-09
申请号：CN201911190487.3
申请日：2019-11-28
IPC分类号： H04J3/06
摘要： 为解决时间触发协议存在使用限制的技术问题，本发明提供了一种基于时间触发网络的时间同步装置，包括配置生成单元、RTC同步控制单元、时间触发同步控制单元、时间同步混合发送单元以及时间同步混合接收单元。本发明可以满足：当网络需求不满足，或者不适用时间触发协议的时候能够使用RTC方法进行时间同步，当网络满足时间触发协议时能够使用时间触发协议进行时间同步，从而拓展了应用范围，提高了系统的集成度。
-
公开(公告)号：CN111698058A
公开(公告)日：2020-09-22
申请号：CN202010467575.X
申请日：2020-05-28
摘要： 本发明属于网络通信技术领域，提供了一种时间触发数据帧冗余管理方法，通过筛选接收时间、虚链路标识符和帧顺序号等满足要求的数据帧，利用时间触发数据按严格时间配置进行发送和接收的机制，以数据接收窗口开始时刻启动冗余管理过程，使用数据帧的CRC校验值进行多数表决选择多数一致的数据帧，不存在多数一致的情况下选择最新的数据帧，将选择的接收通道信息写入数据帧接口ID字段，指示出数据的可信程度和接收通道的工作状态，提交给上层协议处理，解决了时间触发数据帧的择优选择问题。
-
公开(公告)号：CN111224877A
公开(公告)日：2020-06-02
申请号：CN201911255035.9
申请日：2019-12-10
IPC分类号： H04L12/741 , H04L12/931
摘要： 本发明提供一种AFDX交换机的VL查询方法和装置，用于AFDX交换机的VL匹配查询，包括：支持N个深度为M的双口RAM单元的CAM表双口RAM模块和轮循控制模。其中，CAM表双口RAM模块存储有至少4096个配置信息，配置信息包括有效链路号，一个配置信息占用一个双口RAM单元深度，所述双口RAM单元以轮循的方式在每个时钟周期提供存储在不同深度中的配置信息。轮循控制模块，用于向CAM表双口RAM模块发送读控制使能信号和轮循位置信息，对双口RAM单元中存储的有效链路号进行轮循输出。该AFDX交换机的VL查询方法和装置具有较高的灵活性，满足单一端口最大支持4096条VL的查询，较好的适应了各种情形下的路由需求。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.034 秒)
