-
公开(公告)号：CN112181864A
公开(公告)日：2021-01-05
申请号：CN202011152061.1
申请日：2020-10-23
申请人： 中山大学
摘要： 本发明公开了一种针对Path ORAM的地址标签分配调度与多路径缓存写回方法，包括新数据进入ORAM树的标签分配、访问路径时的部分提前与合并、缓存中数据的写回及数据写回ORAM树的标签分配四个阶段；在新数据进入内存或数据从缓存中写回后对数据进行基于内存行的标签分配或随机分配；接着对路径的访问进入请求队列，进行路径提前或合并优化；执行对整条路径的访问，路径中所有结点的数据被送入缓存；从缓存中返回数据时，选择一条最优的路径进行写回，使得对于下一次随机的路径访问中重叠的数据数量期望值最大。本发明提供的针对Path ORAM的地址标签分配调度与多路径缓存写回方法，在很小的硬件成本下，能快速访问Path ORAM，并降低执行时间，显著提高系统性能。
-
公开(公告)号：CN112418401A
公开(公告)日：2021-02-26
申请号：CN202011317845.5
申请日：2020-11-20
申请人： 中山大学
摘要： 本发明提供一种面向终端应用的本地分布式图像识别方法，包括：将现有卷积神经网络中的普通卷积全部替换为组卷积；每隔若干卷积层，在卷积层与卷积层之间插入通道混洗操作；增加卷积核的数量；将解耦后的模型按通道组进行划分，将划分后的各通道组分配到不同的第一终端设备上；将图像样本和图像样本对应的标签输入解耦后的模型进行训练，直至满足预设的条件，得到训练好的模型；从模型参数中获取各个通道组的参数，将各通道组对应的参数发布到对应的第一终端设备上；当各第一终端设备完成对应的卷积处理后，将最后提取到的特征信息发送到第二终端设备以计算识别结果。本发明既能够降低通信开销，提高图像识别的速度，还能够保证图像识别的准确率。
-
公开(公告)号：CN112269755A
公开(公告)日：2021-01-26
申请号：CN202011289477.8
申请日：2020-11-17
申请人： 中山大学
摘要： 本发明公开了一种用于FPGA芯片的分布式并行packing方法及系统，所述方法包括：根据遍历整个电路网表的所有电路单元后，将所有电路单元根据预设的冲突感知分配原则分配至对应的子集中；采用循环划分的方式将所有子集在若干个循环中均匀划分至每个MPI进程；基于MPI的消息队列对每个MPI进程所划分的子集进行分布式并行packing，通过若干个MPI进程将其对应子集中的电路单元进行packing，通过主MPI进程将所有从MPI进程生成的packing结果进行合并，得到最终packing结果。本发明能够通过分布式并行packing方法减少FPGA的packing时间，保证一定的质量，通过冲突感知的分配方式避免并行进程间发生相互冲突导致无法并行的问题，同时在并行packing过程中采用基于循环的划分方式实现良好的负载平衡。
-
公开(公告)号：CN118711641A
公开(公告)日：2024-09-27
申请号：CN202410837362.X
申请日：2024-06-26
申请人： 中山大学
摘要： 本申请属于数字电路设计技术领域，公开了一种用于大规模存储器内建自测试的分组方法、装置、设备及存储介质。所述分组方法首先通过获取所有待分组的存储器的属性信息，基于属性信息对存储器进行预分组，得到预分组结果；再进一步利用贪心算法对预分组结果的存储器继续进行分组，基于预设约束条件得到初步分组结果；最后利用模拟退火算法对初步分组结果中的存储器进行随机移动操作和随机交换操作，直至满足预设终止条件，得到最终优化分组结果。本申请的分组方法能够使搜索过程更容易收敛，降低分组时间，同时可以降低分组数量。
-
公开(公告)号：CN118672748A
公开(公告)日：2024-09-20
申请号：CN202410809656.1
申请日：2024-06-21
申请人： 中山大学
摘要： 本发明涉及数字电路技术领域，公开了一种基于依赖感知的数字电路高层次综合调度方法及装置。该方法根据设备信息、数据流图和预设约束，对数字电路进行初始化调度，生成初始调度结果；通过分析初始化调度的信息，得出各操作的若干项属性，生成各操作的初始节点嵌入，进而生成强化学习状态；利用策略网络更新各操作的节点嵌入生成高斯分布；根据预设约束筛选各操作构建合法动作空间；将高斯分布映射到合法动作空间，采样并计算第一合法动作；执行第一合法动作，以重新调度第一合法动作对应的操作，生成重调度结果。本发明能够快速收敛到高质量的调度结果，提高系统性能，降低调度结果的时延和资源使用率，针对不同结构电路具有较强的可迁移性。
-
公开(公告)号：CN118862759A
公开(公告)日：2024-10-29
申请号：CN202410837365.3
申请日：2024-06-26
申请人： 中山大学
IPC分类号： G06F30/327 , G06N3/0442
摘要： 本申请涉及人工智能及芯片设计自动化领域，尤其是涉及一种逻辑优化算子的生成方法、装置、设备、介质和计算机程序产品，通过使用逻辑综合工具读取测试电路的AIG文件，得到电路信息；使用图同构网络提取所述电路信息的图特征，使用LSTM提取所述电路信息的优化序列特征，将两者提取的特征拼接，得到第一特征；将所述第一特征输入预训练的近端策略优化算法，得到输出概率；基于所述输出概率选择优化算子，将其作为生成的逻辑优化算子。能够在自动生成逻辑优化算子序列时引入测试电路的AIG作为智能体的特征，提高对测试电路的结构特征学习时的准确性，最终取得较优的结果质量，同时，也提高了智能体训练时的效率。
-
公开(公告)号：CN112181864B
公开(公告)日：2023-07-25
申请号：CN202011152061.1
申请日：2020-10-23
申请人： 中山大学
摘要： 本发明公开了一种针对Path ORAM的地址标签分配调度与多路径缓存写回方法，包括新数据进入ORAM树的标签分配、访问路径时的部分提前与合并、缓存中数据的写回及数据写回ORAM树的标签分配四个阶段；在新数据进入内存或数据从缓存中写回后对数据进行基于内存行的标签分配或随机分配；接着对路径的访问进入请求队列，进行路径提前或合并优化；执行对整条路径的访问，路径中所有结点的数据被送入缓存；从缓存中返回数据时，选择一条最优的路径进行写回，使得对于下一次随机的路径访问中重叠的数据数量期望值最大。本发明提供的针对Path ORAM的地址标签分配调度与多路径缓存写回方法，在很小的硬件成本下，能快速访问Path ORAM，并降低执行时间，显著提高系统性能。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.026 秒)
