公开(公告)号：CN110187865A

公开(公告)日：2019-08-30

申请号：CN201910397285.X

申请日：2019-05-15

申请人： 中科亿海微电子科技(苏州)有限公司 ,  中国科学院电子学研究所

发明人： 唐林怀 ,  蔡刚 ,  陈嘉民 ,  黄志洪 ,  赵思琦 ,  屈心媛 ,  郑勇

IPC分类号： G06F7/46

摘要： 一种全流水高吞吐率累加器及其数据处理方法，累加器包括：加法器单元，包含n级流水线，具有两个数据输入端口A和B，用于对数据输入端口A和B的输入数据进行加法运算；输入延时模块，用于接收并缓存输入的原始数据；输出延时模块，用于缓存加法器单元输出的中间结果；第一输入选择网络，用于选择数据输入端口A的数据来源，该端口A的数据来源为输入延时模块、加法器单元及输出延时模块的输出数据之一；以及第二输入选择网络，用于选择数据输入端口B的数据来源，该端口B的数据来源为输入延时模块及输出延时模块的输出数据之一。实现数据处理的全流水化、高吞吐率和实时处理，解决了现有累加器吞吐率低、流水线阻塞以及需要大量缓存的问题。

公开(公告)号：CN110187865B

公开(公告)日：2023-06-30

申请号：CN201910397285.X

申请日：2019-05-15

申请人： 中科亿海微电子科技(苏州)有限公司 ,  中国科学院电子学研究所

发明人： 唐林怀 ,  蔡刚 ,  陈嘉民 ,  黄志洪 ,  赵思琦 ,  屈心媛 ,  郑勇

IPC分类号： G06F7/46

摘要： 一种全流水高吞吐率累加器及其数据处理方法，累加器包括：加法器单元，包含n级流水线，具有两个数据输入端口A和B，用于对数据输入端口A和B的输入数据进行加法运算；输入延时模块，用于接收并缓存输入的原始数据；输出延时模块，用于缓存加法器单元输出的中间结果；第一输入选择网络，用于选择数据输入端口A的数据来源，该端口A的数据来源为输入延时模块、加法器单元及输出延时模块的输出数据之一；以及第二输入选择网络，用于选择数据输入端口B的数据来源，该端口B的数据来源为输入延时模块及输出延时模块的输出数据之一。实现数据处理的全流水化、高吞吐率和实时处理，解决了现有累加器吞吐率低、流水线阻塞以及需要大量缓存的问题。