-
公开(公告)号：CN119232304A
公开(公告)日：2024-12-31
申请号：CN202411373208.8
申请日：2024-09-29
Applicant: 中科驭数(北京)科技有限公司
IPC: H04J3/06
Abstract: 本申请实施例提供了一种基于DPU的时钟同步方法、装置、电子设备及计算机存储介质。应用于DPU网卡的第一媒体访问控制器，该方法包括：响应于接收的第一时钟同步报文，获取向从服务器发送第一时钟同步报文的第一时间戳；向第一CPU发送第一时间戳；响应于接收第一CPU发送的包括第二时钟同步报文，将所述第二时钟同步报文发送至从服务器；响应于从服务器发送的第三时钟同步报文，获取接收到第三时钟同步报文的第四时间戳；响应于第一CPU发送的第四时钟同步报文，将第四时钟同步报文发送至从服务器。本申请实通过第一媒体访问控制器获取时钟同步报文的时间戳，有效的排除了时钟同步报文在DPU中等待的延时时间，提高了时钟同步精度。
-
公开(公告)号：CN117573209B
公开(公告)日：2024-12-03
申请号：CN202311387490.0
申请日：2023-10-24
Applicant: 中科驭数(北京)科技有限公司
Inventor： 刘伟奇
Abstract: 本发明提供一种基于硬件的中断聚合方法及装置，网卡接收并处理数据包后，将数据包发送至主机，并产生中断，进入聚合状态；在聚合状态下，时间计数器计数；当时间计数器计数达到聚合时间时，判断计数期间是否有数据包进入网卡，若有，则产生一个中断；或当时间计数器计数未达到聚合时间，但主机向寄存器写入条件数值时，判断从进入聚合状态到写入条件数值期间是否有数据包进入网卡，若有，则产生一个中断；结束聚合状态，将时间计数器和寄存器恢复为初始值；主机根据中断，将聚合状态期间接收的数据包从主机内存中取走进行处理。本发明提供的方法通过硬件逻辑控制中断的数量，提高处理器性能，聚合值设置范围大，解决与实际聚合值存在偏差的问题。
-
公开(公告)号：CN117573209A
公开(公告)日：2024-02-20
申请号：CN202311387490.0
申请日：2023-10-24
Applicant: 中科驭数(北京)科技有限公司
Inventor： 刘伟奇
Abstract: 本发明提供一种基于硬件的中断聚合方法及装置，网卡接收并处理数据包后，将数据包发送至主机，并产生中断，进入聚合状态；在聚合状态下，时间计数器计数；当时间计数器计数达到聚合时间时，判断计数期间是否有数据包进入网卡，若有，则产生一个中断；或当时间计数器计数未达到聚合时间，但主机向寄存器写入条件数值时，判断从进入聚合状态到写入条件数值期间是否有数据包进入网卡，若有，则产生一个中断；结束聚合状态，将时间计数器和寄存器恢复为初始值；主机根据中断，将聚合状态期间接收的数据包从主机内存中取走进行处理。本发明提供的方法通过硬件逻辑控制中断的数量，提高处理器性能，聚合值设置范围大，解决与实际聚合值存在偏差的问题。
-
-
Search Results
3
records
(took 0.036 seconds)
