-
公开(公告)号：CN117253896A
公开(公告)日：2023-12-19
申请号：CN202210648371.5
申请日：2022-06-09
IPC分类号： H01L27/146 , H01L23/48 , H01L21/768
摘要： 一种半导体结构及其形成方法，所述半导体结构包括：第一晶圆，包括第一衬底以及位于所述第一衬底上的第一介质层，所述第一衬底中形成有呈阵列排布的多个硅通孔结构，沿所述第一衬底指向所述第一介质层的方向所述硅通孔结构贯穿所述第一衬底且延伸至部分厚度的所述第一介质层中；隔离环结构，在所述第一衬底中环绕所述多个硅通孔结构设置且沿所述第一衬底指向所述第一介质层的方向贯穿所述第一衬底。上述的方案，可以提高所形成的半导体结构的性能。
-
公开(公告)号：CN118737863A
公开(公告)日：2024-10-01
申请号：CN202310342225.4
申请日：2023-03-31
摘要： 一种测试结构及测试方法，结构包括：基底，基底包括阵列排布的曝光区以及位于相邻曝光区之间的非曝光区；光敏元件，位于曝光区和非曝光区的基底中，光敏元件具有阳极连接端和阴极连接端，阳极连接端用于连接第一测试信号加载端，阴极连接端用于连接第二测试信号加载端；介电层，位于光敏元件的顶部和基底的顶部；遮光层，位于非曝光区的介电层的顶部，且遮光层露出曝光区的光敏元件的顶部。获取非曝光区的光敏元件在感光环境下的电流值，从而表征出非曝光区的光敏元件受到环境光的串扰程度，相较于现有需要提供暗室、高端示波器、整套光电测试平台等测试设备，本发明实施例降低了工艺成本，提高了工艺效率。
-
公开(公告)号：CN117253895A
公开(公告)日：2023-12-19
申请号：CN202210646937.0
申请日：2022-06-09
IPC分类号： H01L27/146
摘要： 一种半导体结构及其形成方法，所述半导体结构包括：第一晶圆，包括第一衬底以及位于所述第一衬底上的第一介质层，第一衬底和第一介质层中形成有焊盘槽和位于所述焊盘槽内的焊盘结构，沿所述第一衬底指向所述第一介质层的方向所述焊盘槽贯穿所述第一衬底并延伸至部分厚度的所述第一介质层中；隔离环结构，在所述第一衬底中环绕所述焊盘槽设置且沿所述第一衬底指向所述第一介质层的方向贯穿所述第一衬底。上述的方案，可以提高所形成的半导体结构的性能。
-
公开(公告)号：CN117012789A
公开(公告)日：2023-11-07
申请号：CN202210466498.5
申请日：2022-04-29
IPC分类号： H01L27/146
摘要： 一种半导体结构及其形成方法，方法包括：提供第一晶圆，第一晶圆包括位于第一衬底上的第一介电层，第一介电层中形成有第一互连结构以及位于第一互连结构顶部的第一金属键合层，第一互连结构包括最远离第一衬底的第一顶层互连布线层；提供第二晶圆，第二晶圆包括位于第二衬底上的第二介电层，第二介电层中形成有第二互连结构以及位于第二互连结构顶部的第二金属键合层，第二互连结构包括最远离第二衬底的第二顶层互连布线层；使第一金属键合层和第二金属键合层以及第一介电层和第二介电层相对设置并键合；第一金属键合层与第一顶层互连布线层顶面相接触，和/或，第二金属键合层与第二顶层互连布线层顶面相接触。降低形成半导体结构的工艺成本。
-
公开(公告)号：CN113823576B
公开(公告)日：2023-07-04
申请号：CN202010560072.7
申请日：2020-06-18
发明人： 张斯日古楞
IPC分类号： H01L21/66
摘要： 本申请提供一种半导体测试结构及其形成方法，所述半导体测试结构包括衬底，所述衬底上包括：第一接触结构；第一层内互连结构和第一层内辅助连接结构，所述第一层内互连结构和所述第一接触结构电连接，且所述第一层内辅助连接结构不与所述第一层内互连结构以及第一接触结构电连接；第二层内互连结构和第二层内辅助连接结构，所述第一层内互连结构与所述第二层内辅助连接结构电连接，所述第一层内辅助连接结构与所述第二层内互连结构电连接；第三层内互连结构，所述第三层内互连结构与所述第二层内互连结构和第二层内辅助连接结构电连接。可以同时实现半导体正面和背面的测试，并且芯片面积利用率较高。
-
公开(公告)号：CN113823576A
公开(公告)日：2021-12-21
申请号：CN202010560072.7
申请日：2020-06-18
发明人： 张斯日古楞
IPC分类号： H01L21/66
摘要： 本申请提供一种半导体测试结构及其形成方法，所述半导体测试结构包括衬底，所述衬底上包括：第一接触结构；第一层内互连结构和第一层内辅助连接结构，所述第一层内互连结构和所述第一接触结构电连接，且所述第一层内辅助连接结构不与所述第一层内互连结构以及第一接触结构电连接；第二层内互连结构和第二层内辅助连接结构，所述第一层内互连结构与所述第二层内辅助连接结构电连接，所述第一层内辅助连接结构与所述第二层内互连结构电连接；第三层内互连结构，所述第三层内互连结构与所述第二层内互连结构和第二层内辅助连接结构电连接。可以同时实现半导体正面和背面的测试，并且芯片面积利用率较高。
-
公开(公告)号：CN117597780A
公开(公告)日：2024-02-23
申请号：CN202180099972.9
申请日：2021-08-20
发明人： 张斯日古楞
IPC分类号： H01L27/146 , H01L31/0352
摘要： 一种光电传感器及其形成方法、以及电子设备，光电传感器包括：隔离结构，位于感光单元之间的像素基底内，隔离结构包括导电层；多个互连结构，分布于像素基底内且端部露出于第二表面，互连结构包括位于第一引线区的第一互连结构和位于第二引线区的第二互连结构，第二互连结构与第一互连结构之间电连接；金属栅格，位于第二表面上且与导电层相接触；连接层，位于第一引线区的第二表面上且与金属栅格以及第一互连结构相接触；焊垫层，位于引线区的第二表面上，焊垫层的厚度大于连接层和金属栅格的厚度；焊垫层包括位于第二引线区的第一焊垫层，与第二互连结构朝向第二表面的端部相接触。本发明实施例提升光电传感器的性能。
-
公开(公告)号：CN117476485A
公开(公告)日：2024-01-30
申请号：CN202210868699.8
申请日：2022-07-22
IPC分类号： H01L21/66 , H01L21/76 , H01L21/768 , H01L23/544
摘要： 一种测试结构及其形成方法，测试方法，测试结构包括：测试主体部，所述测试主体部包括第一面以及与所述第一面相背离的第二面，所述测试主体部包括具有第一掺杂离子的衬底和贯穿所述衬底的深槽隔离结构，所述衬底包括互连区域，所述深槽隔离结构包括用于测试的第一深槽隔离结构，所述第一深槽隔离结构的侧壁与所述互连区域的边界相邻接；第一互连结构，位于所述测试主体部的第一面，且与所述互连区域的所述衬底电连接，所述第一互连结构用于作为第一测试信号加载端；第二互连结构，位于所述测试主体部第二面，所述第二互连结构与所述第一深槽隔离结构电连接，所述第二互连结构用于作为第二测试信号加载端。本发明提高测试结构的测试精准度。
-
公开(公告)号：CN117059635A
公开(公告)日：2023-11-14
申请号：CN202210493579.4
申请日：2022-05-07
IPC分类号： H01L27/146
摘要： 一种光电传感器及其形成方法，光电传感器包括：衬底，包括相对的第一面和第二面，衬底具有第一掺杂浓度，包括器件区、以及位于器件区两侧的隔离区；核心掺杂区，位于器件区中第一面的衬底中；保护掺杂区，包括位于器件区中第二面的衬底中的横向掺杂区、以及贯穿横向掺杂区两侧隔离区中衬底的纵向掺杂区，横向掺杂区与纵向掺杂区相连接，保护掺杂区具有第二掺杂浓度，第二掺杂浓度大于第一掺杂浓度；深槽隔离结构，贯穿纵向掺杂区，且深槽隔离结构的侧壁被纵向掺杂区覆盖。本发明提高光电传感器的工作性能。
-
公开(公告)号：CN116666375A
公开(公告)日：2023-08-29
申请号：CN202210158088.4
申请日：2022-02-21
IPC分类号： H01L27/02 , H01L21/8222
摘要： 本申请提供一种静电保护结构及其形成方法、嵌入式d‑TOF芯片、SiPM芯片，其中所述静电保护结构包括：半导体衬底，所述半导体衬底中包括具有第一导通电压的第一二极管，且所述第一二极管的第一端电连接所述嵌入式d‑TOF芯片或所述SiPM芯片的公共高压端焊垫；多晶硅层，包括具有第二导通电压的第二二极管，且所述第二二极管的第一端与所述第一二极管的第二端串联，所述第二二极管的第二端电连接所述嵌入式d‑TOF芯片或所述SiPM芯片的接地端焊垫；所述静电保护结构将所述公共高压端焊垫上大于或等于所述第一导通电压和所述第二导通电压之和的电压导入所述接地端焊垫。本申请技术方案的静电保护结构可以解决高压静电保护器件Trigger电压不足的问题。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.068 秒)
