晶圆、半导体组件及其制备方法、堆叠芯片及半导体产品

    公开(公告)号:CN117558693A

    公开(公告)日:2024-02-13

    申请号:CN202311478802.9

    申请日:2023-11-07

    Abstract: 本申请提供一种晶圆、半导体组件及其制备方法、堆叠芯片及半导体产品。晶圆包括多个阵列排布的芯片单元,芯片单元包括至少两个相同的功能区域;功能区域具有电路结构;至少两个功能区域中部分功能区域或全部功能区域的电路结构电性连接;芯片单元具有多个焊垫,焊垫与至少两个功能区域的电路结构连接,用以对至少两个功能区域进行电气引出;其中,至少两个相同的功能区域中的至少两个功能区域互为冗余。上述晶圆,通过将所述芯片单元设置为包括两个相同的功能区域,至少两个所述功能区域中部分功能区域或全部功能区域的电路结构电性连接,并且至少两个相同的功能区域中的至少两个功能区域互为冗余,有利于提高晶圆中各芯片单元的良率。

    面向芯粒互连焊点的界面金属间化合物电阻率测量方法

    公开(公告)号:CN117388319A

    公开(公告)日:2024-01-12

    申请号:CN202311272984.4

    申请日:2023-09-27

    Abstract: 本发明公开了一种面向芯粒互连焊点的界面金属间化合物电阻率测量方法,首先在基板表面依次形成阻挡层、金属种子层、第一金属层和第二金属层;随后低温回流引发原位冶金反应,然后通过固相热处理推进金属间化合物平坦化生长,并通过电解抛光去除未反应的第二金属层,得到面向芯粒互连焊点的界面金属间化合物;最后通过四探针法测试依附于基板的可测试性的面向芯粒互连焊点的界面金属间化合物的电阻率。本发明技术可制备层厚可控、成分准确、高表面平整度、高致密度的可测试性界面金属间化合物,为芯粒互连焊点界面金属间化合物电阻率测量提供了一条可行路径,其实现方法简单,技术灵活,具有普适性。

    面向芯粒集成设计的图神经网络温度场预测方法和装置

    公开(公告)号:CN117034721B

    公开(公告)日:2024-01-02

    申请号:CN202311289898.4

    申请日:2023-10-08

    Abstract: 本发明公开了一种面向芯粒集成设计的图神经网络温度场预测方法和装置,包含:根据有限元网格划分,将网格单元视为图数据的节点,相邻的两个网格单元用边连接,获得由节点和边组成的封装结构的图数据;根据网格单元顶点位置信息、材料属性、仿真问题的初值条件和边值条件,获得节点的初始编码;设计深度图神经网络模型,首先获得节点和边在高维空间的投射,然后让节点聚合边的信息,边聚合节点的信息,最后将节点信息解码为温度数值;根据物理方程设计损失函数并训练模型;用训练好的模型进行温度分布预测;最后将网格单元的温度用插值方法计算每个顶点的温度。

    一种晶圆键合方法及制造的键合晶圆、芯片和半导体器件

    公开(公告)号:CN116721911A

    公开(公告)日:2023-09-08

    申请号:CN202310777193.0

    申请日:2023-06-28

    Abstract: 本申请提供一种晶圆键合方法及制造的键合晶圆、芯片和半导体器件,该晶圆键合方法包括:提供第一晶圆,第一晶圆上具有第一介质层,第一介质层具有第一凹槽;提供第二晶圆,第二晶圆上具有第二介质层,第二介质层具有第二凹槽;在第一凹槽内形成第一导电层和第一界面改性层,在第二凹槽内形成第二导电层和第二界面改性层;对第一晶圆和第二晶圆进行键合,使第一凹槽和第二凹槽之间相对应,第一介质层和第二介质层之间相对固定,第一界面改性层和第二界面改性层之间通过在预设条件下发生冶金反应使第一晶圆和第二晶圆之间相互固定。可实现,提高晶圆间键合力学性能和电学性能,同时降低键合工艺要求。

    芯片封装结构及封装方法
    5.
    发明公开

    公开(公告)号:CN117219609A

    公开(公告)日:2023-12-12

    申请号:CN202311190766.6

    申请日:2023-09-14

    Abstract: 本申请提供一种芯片封装结构及封装方法。其中,芯片封装结构包括基板、第一功能芯片和第二功能芯片。基板包括相对的第一表面和第二表面。第一功能芯片设置于基板的第一表面上,第一功能芯片包括相对的第一有源面和第一背面,第一背面朝向基板的第一表面;第二功能芯片设置于基板的第一表面上,第二功能芯片包括相对的第二有源面和第二背面,第二有源面朝向基板的第一表面,第二有源面包括第一连接区和第二连接区,所述第一连接区通过第一金属凸点与所述第一功能芯片的第一有源面电连接,所述第二连接区通过第二金属凸点与所述基板电连接。可实现,提高芯片的集成度和互连密度,节省制备成本。

    面向芯粒集成设计的图神经网络温度场预测方法和装置

    公开(公告)号:CN117034721A

    公开(公告)日:2023-11-10

    申请号:CN202311289898.4

    申请日:2023-10-08

    Abstract: 本发明公开了一种面向芯粒集成设计的图神经网络温度场预测方法和装置,包含:根据有限元网格划分,将网格单元视为图数据的节点,相邻的两个网格单元用边连接,获得由节点和边组成的封装结构的图数据;根据网格单元顶点位置信息、材料属性、仿真问题的初值条件和边值条件,获得节点的初始编码;设计深度图神经网络模型,首先获得节点和边在高维空间的投射,然后让节点聚合边的信息,边聚合节点的信息,最后将节点信息解码为温度数值;根据物理方程设计损失函数并训练模型;用训练好的模型进行温度分布预测;最后将网格单元的温度用插值方法计算每个顶点的温度。

Patent Agency Ranking