公开(公告)号：CN118246394A

公开(公告)日：2024-06-25

申请号：CN202410435696.4

申请日：2024-04-11

申请人： 北京卫星制造厂有限公司

发明人： 郭帅 ,  李元锋 ,  郑莎 ,  许志尧 ,  陈子天 ,  张博 ,  刘文阳 ,  桂鹏 ,  吴琼 ,  刘丹丹 ,  孙旭 ,  刘桢 ,  孟晓宇 ,  司雪圆 ,  罗芳 ,  谢宇轩

IPC分类号： G06F30/392 ,  G06F30/394 ,  G06F30/3315

摘要： 本发明提供一种基于FPGA高精度移相的数据对齐方法，采用硬件描述语言在数据通道上插入标准延迟单元完成亚周期的细移相，得到延迟数据，计算插入标准延迟单元后的每级延迟时间；使用布局布线工具对每级延迟时间进行调整，使用时序分析工具对调整结果进行确认，使得各级延迟的延迟时间等差且单调递增；对延迟数据进行双沿采集，将时钟上升沿和下降沿采样的延迟数据分别存储，进行串并转换得到移相后的并行数据；对移相后的并行数据进行判读，记录变化点及变化点的延迟级数，通过检测数据稳态的方法进行数据对齐。本发明使航天器及地面电子设备使用低性能的FPGA和硬件描述语言实现高精度移相的数据对齐，满足产品小型化和高可靠的需求。