公开(公告)号：CN111510175B

公开(公告)日：2022-01-07

申请号：CN202010300789.8

申请日：2020-04-16

Applicant: 北京大学(天津滨海)新一代信息技术研究院

Inventor： 盖伟新 ,  华倩婷

IPC: H04B1/40 ,  H04L25/03

Abstract: 本发明公开了一种多路收发机结构，包括：伪随机码模块，用于生成多路伪随机码数据；差分编码模块，用于对伪随机码数据进行编码的方式得到并行差分编码数据；并串转换模块，用于将并行数据转换为串行数据；驱动器模块，用于将信号发送给信道；连续时间线性均衡模块，用于消除前标码间干扰以及减小后标码间干扰拖尾；干扰消除模块，用于消除第一级后标码间干扰；解码模块，将信号解码为二进制串行数据；串并转换模块，用于将二进制串行数据转换为并行数据。本发明能够同时均衡信号中的第一级后标码间干扰、多级后标码间干扰及前标码间干扰，还能够显著地提高数据传输速率，符合收发机速率不断提升的发展趋势。

公开(公告)号：CN111510175A

公开(公告)日：2020-08-07

申请号：CN202010300789.8

申请日：2020-04-16

Applicant: 北京大学(天津滨海)新一代信息技术研究院

Inventor： 盖伟新 ,  华倩婷

IPC: H04B1/40 ,  H04L25/03

Abstract: 本发明公开了一种多路收发机结构，包括：伪随机码模块，用于生成多路伪随机码数据；差分编码模块，用于对伪随机码数据进行编码的方式得到并行差分编码数据；并串转换模块，用于将并行数据转换为串行数据；驱动器模块，用于将信号发送给信道；连续时间线性均衡模块，用于消除前标码间干扰以及减小后标码间干扰拖尾；干扰消除模块，用于消除第一级后标码间干扰；解码模块，将信号解码为二进制串行数据；串并转换模块，用于将二进制串行数据转换为并行数据。本发明能够同时均衡信号中的第一级后标码间干扰、多级后标码间干扰及前标码间干扰，还能够显著地提高数据传输速率，符合收发机速率不断提升的发展趋势。