-
公开(公告)号:CN114297114A
公开(公告)日:2022-04-08
申请号:CN202111393315.3
申请日:2021-11-23
申请人: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
摘要: 本发明公开了一种加密卡及其数据交互方法、装置及计算机可读存储介质,其中加密卡数据交互方法应用于加密卡中的任意密码芯片,加密卡包括多个密码芯片,每个密码芯片均通过PCIE开关芯片与其它密码芯片以及上位机进行通信,方法包括以下步骤:接收上位机发送的第一数据同步指令,第一数据同步指令包括待同步数据;根据同步密钥和待同步数据生成第一交互同步指令;将第一交互同步指令发送至其它密码芯片,以使其它密码芯片根据同步密钥对第一交互同步指令进行解密得到待同步数据。由此,可以实现加密卡中多密码芯片之间直接进行数据同步交互,从而提高加密卡的数据处理速度。
-
公开(公告)号:CN114281243A
公开(公告)日:2022-04-05
申请号:CN202111363827.5
申请日:2021-11-17
申请人: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
摘要: 本发明公开了一种芯片以及数据处理装置、方法,装置包括:用于存储应用数据的第一存储器,用于存储程序数据的第二存储器;与第一存储器连接的第一存储控制器,与第二存储器连接的第二存储控制器;DMA控制器,用于在接收到第一指令时,接收通信数据;CPU处理器,用于在接收到第二指令时,控制第一存储控制器启动应用数据擦写,并在启动应用数据擦写或者DMA控制器接收通信数据结束后,控制第二存储控制器读取第二存储器中的程序数据,以及在同时存在应用数据擦写和通信数据时,先利用读取到的程序数据处理通信数据,待通信数据处理完成后,等待应用数据擦写完成。该数据处理装置,可提升存储器擦写寿命和数据处理效率。
-
公开(公告)号:CN111736911B
公开(公告)日:2021-01-22
申请号:CN202010775733.8
申请日:2020-08-05
申请人: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网辽宁省电力有限公司电力科学研究院
IPC分类号: G06F9/4401
摘要: 本发明涉及集成电路芯片领域,公开一种嵌入式芯片的验证方法与引导加载方法。该嵌入式芯片被配置有:用于存储第一流程标识的第一一次性可编程存储器、用于存储第二流程标识及与用于验证该嵌入式芯片的验证流程相关的配置数据的第二一次性可编程存储器。该验证方法包括:判断所述第一一次性可编程存储器内的流程标识的类型;在所述第一一次性可编程存储器内的流程标识为快速分支标识的情况下,对所述第二一次性可编程存储器执行初始化;将所述嵌入式芯片切换到测试下载模式;及基于所述第二一次性可编程存储器内的配置数据与验证流程,对所述嵌入式芯片执行验证过程。本发明可跳过芯片的安全自检阶段并快速进入验证过程,从而增加芯片的可测试性。
-
公开(公告)号:CN111736911A
公开(公告)日:2020-10-02
申请号:CN202010775733.8
申请日:2020-08-05
申请人: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网辽宁省电力有限公司电力科学研究院
IPC分类号: G06F9/4401
摘要: 本发明涉及集成电路芯片领域,公开一种嵌入式芯片的验证方法与引导加载方法。该嵌入式芯片被配置有:用于存储第一流程标识的第一一次性可编程存储器、用于存储第二流程标识及与用于验证该嵌入式芯片的验证流程相关的配置数据的第二一次性可编程存储器。该验证方法包括:判断所述第一一次性可编程存储器内的流程标识的类型;在所述第一一次性可编程存储器内的流程标识为快速分支标识的情况下,对所述第二一次性可编程存储器执行初始化;将所述嵌入式芯片切换到测试下载模式;及基于所述第二一次性可编程存储器内的配置数据与验证流程,对所述嵌入式芯片执行验证过程。本发明可跳过芯片的安全自检阶段并快速进入验证过程,从而增加芯片的可测试性。
-
公开(公告)号:CN112083961A
公开(公告)日:2020-12-15
申请号:CN202010779915.2
申请日:2020-08-05
申请人: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC分类号: G06F9/4401 , G06F9/445
摘要: 本发明涉及集成电路芯片领域,公开一种嵌入式芯片的引导加载方法,嵌入式芯片内的ROM被配置为:用于存储嵌入式芯片的寄存器的配置流程的第一ROM;及用于存储嵌入式芯片的用户程序的引导流程的第二ROM。所述引导加载方法包括:基于第一一次性可编程存储器内的配置数据与第一ROM内的所述配置流程,对嵌入式芯片的寄存器进行配置;将所述嵌入式芯片切换到测试下载模式;及在所述测试下载模式下,响应于指令指针由所述第一ROM跳转到所述第二ROM,基于第二一次性可编程存储器内的配置数据与所述第二ROM内的所述引导流程,执行相应的用户程序的引导操作。本发明可降低不同流程代码的耦合性,且能更有针对性地保护敏感数据不被随意读写,从而提高芯片的安全性。
-
公开(公告)号:CN114297114B
公开(公告)日:2024-01-23
申请号:CN202111393315.3
申请日:2021-11-23
申请人: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
摘要: 本发明公开了一种加密卡及其数据交互方法、装置及计算机可读存储介质,其中加密卡数据交互方法应用于加密卡中的任意密码芯片,加密卡包括多个密码芯片,每个密码芯片均通过PCIE开关芯片与其它密码芯片以及上位机进行通信,方法包括以下步骤:接收上位机发送的第一数据同步指令,第一数据同步指令包括待同步数据;根据同步密钥和待同步数据生成第一交互同步指令;将第一交互同步指令发送至其它密码芯片,以使其它密码芯片根据同步密钥对第一交互同步指令进行解密得到待同步数据。由此,可以实现加密卡中多密码芯片之间直接进行数据同步交互,从而提高加密卡的数据处理速度。
-
公开(公告)号:CN112083961B
公开(公告)日:2022-01-14
申请号:CN202010779915.2
申请日:2020-08-05
申请人: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC分类号: G06F9/4401 , G06F9/445
摘要: 本发明涉及集成电路芯片领域,公开一种嵌入式芯片的引导加载方法,嵌入式芯片内的ROM被配置为:用于存储嵌入式芯片的寄存器的配置流程的第一ROM;及用于存储嵌入式芯片的用户程序的引导流程的第二ROM。所述引导加载方法包括:基于第一一次性可编程存储器内的配置数据与第一ROM内的所述配置流程,对嵌入式芯片的寄存器进行配置;将所述嵌入式芯片切换到测试下载模式;及在所述测试下载模式下,响应于指令指针由所述第一ROM跳转到所述第二ROM,基于第二一次性可编程存储器内的配置数据与所述第二ROM内的所述引导流程,执行相应的用户程序的引导操作。本发明可降低不同流程代码的耦合性,且能更有针对性地保护敏感数据不被随意读写,从而提高芯片的安全性。
-
公开(公告)号:CN115941184A
公开(公告)日:2023-04-07
申请号:CN202310187223.2
申请日:2023-03-02
申请人: 北京智芯微电子科技有限公司
摘要: 本公开实施例公开了一种加密模块故障处理方法、装置、电子设备、系统及芯片,所述方法包括:响应于对加密模块上的多个安全模块的整体数据校验请求,分别从多个安全模块获取各自的校验数据;校验数据基于安全模块上的本地存储数据计算得到;比较从多个安全模块获取的校验数据;在校验数据不一致的安全模块数量不超过预设阈值时,从校验数据一致的安全模块中选择其中一个作为主安全模块;向主安全模块发送同步密钥配置指令,以使主安全模块与校验数据不一致的其他安全模块进行密钥同步;在主安全模块与其他安全模块完成密钥同步后,向主安全模块发送数据同步指令,以使主安全模块基于同步后的密钥与其他安全模块进行数据同步。
-
公开(公告)号:CN115150056A
公开(公告)日:2022-10-04
申请号:CN202210761094.9
申请日:2022-06-29
申请人: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司
摘要: 本公开实施例公开了一种数据处理方法、装置、电子设备及计算机存储介质,所述方法包括:获取从密码设备采集的侧信道信息;所述侧信道信息为所述密码设备在执行双线性对运算时,待破解私钥所参与的运算过程中泄露的物理信息;从所述侧信道信息中选取目标信息;所述目标信息为所述待破解私钥在被搬移过程中对应的所述侧信道信息;将所述目标信息与多个候选密钥对应的预设信息模板进行匹配;所述预设信息模板包括所述候选密钥对应的参照信息;基于匹配结果将所述多个候选密钥中的其中一个确定为破解后的私钥。该技术方案能够基于私钥参与的运算过程在初期搬迁私钥时容易泄露信息的特性破解私钥,提高了攻击成功率。
-
公开(公告)号:CN116010184A
公开(公告)日:2023-04-25
申请号:CN202310153238.7
申请日:2023-02-13
申请人: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司
IPC分类号: G06F11/22
摘要: 本发明公开了一种测试方法、系统、设备、测试程序的处理方法及芯片。其中,芯片的只读存储器中存储有固件调试指令;测试方法包括:执行固件调试指令中的写指令,以预设数据格式的测试程序数据块为固定数据单元,存储芯片FT测试程序数据至芯片的闪存存储阵列;其中,芯片FT测试程序数据是编译针对FT测试需求编写的芯片FT测试程序代码而得到的;测试程序数据块是根据闪存存储阵列的存储单元容量对芯片FT测试程序数据顺序划分而得到的,且与存储单元容量大小匹配;接收测试指令,基于芯片FT测试程序数据对芯片进行测试能够将芯片FT测试程序数据按照固定数据单元写入芯片的闪存存储阵列中,提高了芯片对芯片FT测试数据的下载速度。
-
-
-
-
-
-
-
-
-