公开(公告)号：CN119396765A

公开(公告)日：2025-02-07

申请号：CN202411498353.9

申请日：2024-10-25

Applicant: 北京智芯微电子科技有限公司 ,  清华大学

Inventor： 李德建 ,  李翔宇 ,  丘四海 ,  王喆 ,  刘亚斐 ,  金鑫 ,  周源

IPC: G06F15/78

Abstract: 本公开涉及芯片技术领域，具体涉及一种基于有源中介层的芯粒间传输方法和互连结构，所述基于有源中介层的芯粒间传输方法，包括：功能芯粒核心逻辑与芯粒接口交互，向有源中介层发送链路层数据片flit；有源中介层的路由层解析所述链路层数据片flit，确定所述链路层数据片flit的报文类型；若报文类型为数据类，则通过数据平面进行路由转发；若报文类型为配置类或者消息类，则通过控制平面的专用总线进行转发。上述技术方案采用数据平面结合控制平面的正交架构，把不同特点的业务数据流分开，提高了各自通信网络的互连架构定制化程度，效率更高；同时，减少了配置传输、消息传输和数据传输的相互干扰，更好地保障了数据通信的高带宽和消息通信的事实性。

公开(公告)号：CN118733516A

公开(公告)日：2024-10-01

申请号：CN202410913526.2

申请日：2024-07-09

Applicant: 北京智芯微电子科技有限公司 ,  清华大学

Inventor： 李德健 ,  李翔宇 ,  丘四海 ,  郭智逸

IPC: G06F15/163 ,  G06F13/40 ,  G06F13/42

Abstract: 本发明实施例提供了一种芯粒间边带传输串行通信方法、装置和电子设备，涉及芯粒接口技术领域。其中，芯粒间边带传输串行通信方法，应用于芯粒之间的边带传输中，包括：被控芯粒的模式寄存器在参数交换模式下被写入状态参数值后，被控芯粒的状态被设置为所述状态参数值对应的子状态机的初始状态，并由参数交换模式更新为事件通信模式；被控芯粒中的子状态机基于事件信号触发和状态转移关系产生状态转移，并将所述子状态机的当前状态耦合至被控芯粒的当前状态；当子状态机的当前状态为完成状态时，被控芯粒由事件通信模式更新为参数交换模式。本发明提供的实施方式更具有实时性，充分减少边带的引脚数，并提高了系统的鲁棒性。

公开(公告)号：CN118036098B

公开(公告)日：2024-07-09

申请号：CN202410433021.6

申请日：2024-04-11

Applicant: 北京智芯微电子科技有限公司 ,  清华大学

Inventor： 李德建 ,  李翔宇 ,  刘亮 ,  赵颖渊 ,  张茜歌 ,  吴行军 ,  孙玉峰 ,  翟然

IPC: G06F21/78 ,  G06F21/60

Abstract: 本发明提供一种缓冲存储器、芯片、缓存访问控制方法、装置和设备，属于电子技术领域。缓冲存储器包括：第一开关元件及分别与第一开关元件电连接的第一存储阵列和第二存储阵列；第一存储阵列在第一开关元件传输的访问请求携带的访问安全标签表征访问请求属于不可信域的情况下基于访问请求进行缓存访问；第二存储阵列在第一开关元件传输的访问请求携带的访问安全标签表征访问请求属于可信域的情况下基于访问请求进行缓存访问。本发明通过第一存储阵列和第二存储阵列，给可信域和不可信域提供两个单独的物理分离的访问通路，避免软件安全漏洞造成的泄漏。通过基于访问安全标签的硬件级防护策略，节省大量的软件开销，同时提高缓冲存储器的安全性。

公开(公告)号：CN118331492A

公开(公告)日：2024-07-12

申请号：CN202410433378.4

申请日：2024-04-11

Applicant: 北京智芯微电子科技有限公司 ,  清华大学

Inventor： 李德建 ,  李翔宇 ,  刘亮 ,  赵颖渊 ,  张茜歌 ,  吴行军 ,  赵豪 ,  翟然

IPC: G06F3/06 ,  G06F9/312 ,  G06F9/38

Abstract: 本发明提供一种缓冲存储器访问控制方法、装置和电子设备，属于电子技术领域。方法包括：在检测到第二存储阵列中访问请求携带的访问安全标签发生从可信域到不可信域的切换，或者发生从可信域到可信域的切换的情况下，对所述第二存储阵列中的每个缓存单元的伪冲刷状态进行置位；其中，置位后的每个缓存单元的伪冲刷状态用于表征每个缓存单元已成功触发冲刷操作；基于当前访问请求对应的目标数据在所述第二存储阵列中的缓存单元的数据缓存状态，以及所述目标数据在所述第二存储阵列中的缓存单元的伪冲刷状态，执行缓冲存储器访问。本发明用以解决现有的缓冲存储器在写回模式的花费的时钟周期过多的缺陷。

公开(公告)号：CN118036098A

公开(公告)日：2024-05-14

申请号：CN202410433021.6

申请日：2024-04-11

Applicant: 北京智芯微电子科技有限公司 ,  清华大学

Inventor： 李德建 ,  李翔宇 ,  刘亮 ,  赵颖渊 ,  张茜歌 ,  吴行军 ,  孙玉峰 ,  翟然

IPC: G06F21/78 ,  G06F21/60

Abstract: 本发明提供一种缓冲存储器、芯片、缓存访问控制方法、装置和设备，属于电子技术领域。缓冲存储器包括：第一开关元件及分别与第一开关元件电连接的第一存储阵列和第二存储阵列；第一存储阵列在第一开关元件传输的访问请求携带的访问安全标签表征访问请求属于不可信域的情况下基于访问请求进行缓存访问；第二存储阵列在第一开关元件传输的访问请求携带的访问安全标签表征访问请求属于可信域的情况下基于访问请求进行缓存访问。本发明通过第一存储阵列和第二存储阵列，给可信域和不可信域提供两个单独的物理分离的访问通路，避免软件安全漏洞造成的泄漏。通过基于访问安全标签的硬件级防护策略，节省大量的软件开销，同时提高缓冲存储器的安全性。

公开(公告)号：CN118331493A

公开(公告)日：2024-07-12

申请号：CN202410433380.1

申请日：2024-04-11

Applicant: 北京智芯微电子科技有限公司 ,  清华大学

Inventor： 刘亮 ,  李翔宇 ,  李德建 ,  赵颖渊 ,  张茜歌 ,  吴行军 ,  周佳慧 ,  翟然

IPC: G06F3/06 ,  G06F9/30 ,  G06F9/312 ,  G06F9/38

Abstract: 本发明提供一种缓冲存储器数据同步方法、装置和电子设备，属于电子技术领域，数据同步方法包括：获取访问请求对应的目标数据在可见阵列的缓存单元状态变化以及在隐藏阵列中的缓存单元状态；基于访问请求的请求类型、目标数据在可见阵列的缓存单元状态变化和目标数据在隐藏阵列中的缓存单元状态，确定可见阵列和隐藏阵列之间的数据同步策略；其中，可见阵列表征所述访问请求当前使用的存储阵列；隐藏阵列表征所述访问请求当前未使用的另一个存储阵列。本发明用以解决第一存储阵列和第二存储阵列可以在不同的时间点使用相同的数据，完全隔绝两个缓存路径可能带来数据不一致的缺陷。此外，该发明也不会产生新的时间侧信道，保证了数据安全。

公开(公告)号：CN117081717A

公开(公告)日：2023-11-17

申请号：CN202311062673.5

申请日：2023-08-21

Applicant: 深圳清华大学研究院 ,  清华大学

Inventor： 李翔宇 ,  杨铮 ,  刘亚斐

IPC: H04L7/00

Abstract: 本申请公开了一种数据链路的训练方法和通信系统，通信系统包括发送模块与接收模块，训练方法包括：在接收到训练信号时，发送模块及接收模块获取预设的训练数据；发送模块根据第一时钟信号对训练数据进行串化处理，获得串化数据，并持续传输至接收模块，根据第一时钟信号生成随路时钟信号，并传输至接收模块；接收模块根据随路时钟信号生成第二时钟信号，根据第二时钟信号对串化数据进行解串处理，获得解串数据，在确定解串数据与训练数据不一致时，按照预设时间步长调节第二时钟信号的相位，直至解串数据与训练数据一致，并锁定对应的第二时钟信号为数据链路的工作解串时钟信号。本申请可简化数据链路的相位调节电路，以及降低功耗。

公开(公告)号：CN116845051A

公开(公告)日：2023-10-03

申请号：CN202310803025.4

申请日：2023-06-30

Applicant: 深圳清华大学研究院 ,  清华大学

Inventor： 李翔宇 ,  刘亚斐 ,  麦宋平

IPC: H01L23/498 ,  H01L23/488 ,  H01L23/528 ,  H01L25/00 ,  H01L21/50 ,  H01L21/60

Abstract: 本申请提供一种基于有源硅中介层的封装结构及其制作方法，应用于基于有源硅中介层的封装结构技术领域，基于有源硅中介层的封装结构包括：封装载体，包括第一焊盘阵列；有源硅中介层，位于封装载体上方，且有源硅中介层包括第二焊盘阵列和第三焊盘阵列；第一金属引线，用于连接第二焊盘阵列与第一焊盘阵列；芯片模组，位于有源硅中介层上方，芯片模组包括至少一个芯片，芯片包括第四焊盘阵列，第四焊盘阵列中与第三焊盘阵列中的焊盘根据同一焊盘布局规划设置，第四焊盘阵列与第三焊盘阵列之间通过第一凸点连接。避免采用TSV工艺，减少工艺缺陷，降低了制造难度以及成本，提高了封装良率。实现对有源硅中介层的复用，进一步降低有源硅中介层的成本。

公开(公告)号：CN118349492A

公开(公告)日：2024-07-16

申请号：CN202410279838.2

申请日：2024-03-12

Applicant: 清华大学

Inventor： 刘云新 ,  李元春 ,  李翔宇

IPC: G06F12/0897 ,  G06N3/063

Abstract: 本发明提供一种面向内存受限设备的深度学习模型自适应推理方法及系统，包括：获取内存约束受限设备的内存预算；基于所述内存预算对给定的深度神经网络模型进行切片、加载以及计算联合规划，生成离线内存规划方案；基于所述离线内存规划方案进行实际部署模型推理，缩减规划方案与实际执行方案之间的差值，完成所述离线内存规划方案的在线部署执行。本发明解决就现有深度神经网络推理过程内存占用高，难以部署在内存受限设备的问题。

公开(公告)号：CN118199844A

公开(公告)日：2024-06-14

申请号：CN202410273324.6

申请日：2024-03-11

Applicant: 清华大学

Inventor： 李翔宇 ,  冷志宏 ,  吴行军

IPC: H04L9/00 ,  H04L9/08

Abstract: 本发明提供一种基于秘密共享的抗侧信息与故障攻击防护方法及相关设备，方法包括：根据使用第一随机数将确定待防护密码算法的初始数据按照门限实现方法构造对应的三个份额进行拓展构造出六个份额，构造门限实现搭配的四组三份额组；随机选取三组三份额组分别进行非线性部分计算得第一份额组、第二份额组和第三份额组；通过预设投票机制对第一份额组、第二份额组和第三份额组进行投票输出选中份额组和未选中份额组对应非线性部分的任一输入份额；根据输入份额生成第二随机数和选中份额组中的三个份额进行拓展重新构造出下一轮的六个份额。在数据路径上对有效数据采用了门限实现方式，具有对侧信道攻击的防护能力和抵御针对一阶侧信道攻击的效果。